完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
当我阅读xapp462时,我对反馈路径有疑问。 在图20中作为附件,反馈路径延迟必须与前向路径延迟匹配以保证歪斜消除 什么是前向路径延迟? 它意味着从E点到F点的daley? 根据我的理解,C,D是相位对齐的,因为它们是DCM的CLKIN和CLKFB A,B早于C,D(IBUFG延迟),它们也是相位对齐的 该外部反馈结构的目标是消除FPGA输入时钟的偏移和外部器件的输入时钟,因此A,F对齐。 我的理解是对的吗? 如果正确,那意味着B,F是对齐的。 如何设计PCB板上从F到B的反馈路径延迟? 有人能帮助我吗? 谢谢 以上来自于谷歌翻译 以下为原文 Hi, I have a question about the feedback path when I read xapp462. In figure 20 as attachment, feedback path delay must match the forward path delay to guarentee skew elimination what is the forward path delay? it means the daley from point E to F? From my understanding, C,D are phase aligned because they are CLKIN and CLKFB of DCM A,B are earlier than C,D (IBUFG delay) and they are phase aligned too This external feedback structure's goal is remove the skew of the input clock of FPGA and the intput clock of external device, so A,F are aligned. Is my understanding right? if right, that means B,F are aligned. How to design the feedback path delay on the PCB board from F to B? Can somebody help me? Thanks |
|
相关推荐
3个回答
|
|
如果从E到F的延迟与从E到B的延迟匹配,则F将对齐(去偏斜)到A.
- 鲍勃埃尔金德 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 以上来自于谷歌翻译 以下为原文 If the delay from E to F matches the delay from E to B, then F will be aligned (de-skewed) to A. -- Bob Elkind SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing. |
|
|
|
谢谢。这正是我的想法。
如果在图中,分支点是E,而不是F.它很容易理解。 以上来自于谷歌翻译 以下为原文 Thank you.That is exactly what I am thinking. If in the figure, the branch point is E,not F. it's easy to understand. |
|
|
|
它现在还不是很清楚,原来的图20是否正确?
以上来自于谷歌翻译 以下为原文 It it not so clear now, is the original Figure 20 correct, or not? |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1171浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 15:03 , Processed in 1.425404 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号