完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,大家好,
最近,在我的设计中,我正在努力解决BRAM阻塞RAMB16BWE引起的问题。 给出的警告示例如下: PhysDesignRules:812 - 块上的悬空引脚:: 16BWE>。 组件NCO使用BRAM为完整的DDS生成正弦信号。 同时,我有来自AD转换器的14位信号。 当我尝试将这两个信号相乘时,会出现上警告。 输出(乘法的结果)是某种模糊的信号,没有常识。 拜托,我非常感谢任何建议。 佩罗 以上来自于谷歌翻译 以下为原文 Hi everyone, recently, in my design, I'm struggling with a problem caused with BRAM block RAMB16BWE. Example of the warning(s) that is given is: PhysDesignRules:812 - Dangling pin block: Component NCO uses BRAM to generate sine signal for complete DDS. In the same time I have 14-bits signal from AD converter. When I try to multiply these two signals, upper warning occurs. Output (result of multiplication) is some kind of obscure signal with no common sense. Please, I'd be very thankful for any advice. Pero |
|
相关推荐
1个回答
|
|
这些警告通常都没问题 - 在这种情况下,它会警告您A侧的第15位未使用。
我会根据您的应用程序查看针对BRAM实际配置的警告。 我怀疑你的设计还有其他的东西。 如果不将信号相乘,也可能看不到这些信号,因为当工具意识到输出没有负载时,工具可能会移除BRAM。 BT 以上来自于谷歌翻译 以下为原文 These warnings are usually ok - in this case it is warning you that you that address bit 15 on the A side is unused. I would review the warnings against the actual configuration of the BRAM for your application. I suspect there is something else going on in your design. You also may not see these when you don't multiply the signal because the tool could be removing the BRAM when it realizes there is no load on the outputs. bt
|
|
|
|
只有小组成员才能发言,加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1193浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 09:33 , Processed in 1.717259 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号