完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我有一个设计,我需要将VCO锁定为1mhz参考信号。 VCO的输出需要为16,8,2和1MHZ。 我想知道是否有人知道这是否可以在斯巴达6芯片上使用内部PLL完成? 数据表指出最小clkin频率为19MHz,但是我认为可以将参考值与DCM ??相乘。 以上来自于谷歌翻译 以下为原文 Hi I have a design where i need to to lock a VCO to a 1mhz reference signal. The output of the VCO needs to be 16, 8, 2 and 1MHZ. I was wondering if anyone knows if this could be done using the internal PLL's on a spartan 6 chip?. The datasheet states that the minimum clkin frequency is 19MHz, however im thinking it might be possible to multiply the reference up with a DCM??. |
|
相关推荐
2个回答
|
|
嘿Jkovac,
只有PLL才能做到这一点。 您注意到PLL的最小输入为1Mhz。 您可以尝试使用DCM选项,但是执行此操作时,您的抖动会有问题,然后将其传递给PLL。 PLL可能无法锁定。 你必须彻底测试这个。 老实说,我没有那么自信。 最好的办法是在电路板上安装一个快速振荡器。 它比你的/更容易划分你的时钟。 / K 以上来自于谷歌翻译 以下为原文 Hey Jkovac, There isnt a way to do this with just the PLL. The PLL as you noted has a minimum input of 1Mhz. You could try the DCM option, but your jitter will be questionable doing this multiple and then passing it to the PLL. The PLL may not lock. You would have to test this throughly. Honestly I dont have confidence in that approach. The best thing to do would be to get a fast oscillator on your board. Its easier to divide your clock down than up/. /k |
|
|
|
为这个建议欢呼。
是的,我对这种方法没有多少信心,这也就是为什么我想在投入时间之前问问哈哈。 谢谢 杰西 以上来自于谷歌翻译 以下为原文 cheers for that advice. yeah i don't have much confidence in that approach either which is why i thought id ask before investing the time haha. Thanks Jesse |
|
|
|
只有小组成员才能发言,加入小组>>
2278 浏览 7 评论
2686 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2173 浏览 9 评论
3244 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2315 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
568浏览 1评论
1641浏览 1评论
133浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2288浏览 0评论
603浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-19 07:26 , Processed in 1.123467 second(s), Total 78, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191