[问答]

ADF4193锁定标准怎么理解

问答对人有帮助，内容完整，我也想知道答案 0 你好，请教个关于本振的问题： ADF4193的锁定：从手册上看，当前向分频之后的频率和VCO输出频率分频之后两个频率差在一定范围之内，内部逻辑检测到连续几个脉冲之内在范围内，就判定为锁定，从手册上看是3ns，是不是可以这样理解：如果输入频率：10MHz，输出频率：400MHz，鉴相频率为10MHz 这样鉴相周期就是：1/10MHz：100ns，如果差异在3ns，那么假定参考是精确的，那么输出经分频之后的周期就为97ns或者是103ns，这样考虑N分频输出频率就为 412.37MHz或者388.35MHz，这样输出频率与400MHz理想频率好像差异有点大，不知道可以这样理解吗，多谢 0
2018-9-4 10:42:32　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 ci56789 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答举报李郝荫相关推荐 • 请问ADF4193宽带频率输出快跳锁定步进频率转换时间最快可达多少us? 2307 • 请问怎么实现ADF4356更快锁定 3019 • 请问如何加快锁相环芯片ADF5355的频率锁定时间？ 5646 • 请问ADF4351最快的频率锁定时间是多少？ 4818 • ADF4002无论如何无法锁定 5359 • ADF4110做锁相环并实现雷达传感器的LFMCW但是一直不能锁定频率 2965 • ADF4153A做PLL进行跳频，Vtune上出现毛刺，请问是ADF4153A器件原因造成的随机性不锁定现象吗？ 2338 • 请问ADF4355/5355为何锁定如此慢 5717 • ADF4355寄存器配置 1398 • ADF5355不锁定，请问有可能是什么原因？ 2861 1个回答

答案对人有帮助，有参考价值 0 3ns只是数字锁定指示的判决门限,而且是连续若干个PFD都小于这个门限, DLD才指示高, 但并不意味着PD的鉴相误差是3ns,只要环路收敛, 你去看PLL的锁定输出,锁定后如果ref的频率误差不考虑,输出的频率误差是很小的. 甚至可以做到零误差

2018-9-4 10:58:50 评论举报李林