[问答]

AD9510关于PLL锁定频率的寄存器配置？

问答对人有帮助，内容完整，我也想知道答案 0 最近在使用AD9510这款芯片配置时钟，目前程序已经能够将输入频率直接分频输出，但是PLL锁相环这部分始终没能够配置成功。请问想要PLL锁相环控制VCO输入一个固定的频率到AD9510里面，寄存器该怎么配置？或者配置顺序是怎样的？电路如下： 0 I3S}BJ`~$967})~`X(]B69R.png (87.76 KB, 下载次数: 9)
2019-3-23 15:04:29　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × jf_50240986 该类别下有 36 个回答。邀请回答 DengQilong 该类别下有 5 个回答。邀请回答 jf_31371407 该类别下有 5 个回答。邀请回答 CCCLLL 该类别下有 4 个回答。邀请回答 zyh34997 该类别下有 4 个回答。邀请回答 shaorc 该类别下有 4 个回答。邀请回答大洼球王该类别下有 4 个回答。邀请回答 cllmxdsdo 该类别下有 4 个回答。邀请回答 fgdfdzdg 该类别下有 4 个回答。邀请回答冰箱洗衣机该类别下有 4 个回答。邀请回答杨肖该类别下有 3 个回答。邀请回答张程明该类别下有 3 个回答。邀请回答小佳99 该类别下有 3 个回答。邀请回答 tigerwang711 该类别下有 3 个回答。邀请回答 dingyang598 该类别下有 3 个回答。邀请回答张璧成该类别下有 3 个回答。邀请回答 hgimtk 该类别下有 3 个回答。邀请回答 qiangqzuo 该类别下有 3 个回答。邀请回答 yvochen 该类别下有 3 个回答。邀请回答硬件工程师1 该类别下有 2 个回答。邀请回答举报忆海狂澜相关推荐 • AD9510时钟分配芯片，PLL锁相环无法锁定怎么解决？ 240 • 请问AD9510时钟怎么配置 2468 • 用Verilog HDL对AD9510芯片中的寄存器进行配置，写入数据读不出来 3801 • AD9510 OUT5和OUT6无论如何配置，始终没有信号输出 1889 • AD9510-VCO/PCBZ开发板锁相环无法锁定 1415 • AD9510时钟芯片输出1.6M时钟的过程中出了点问题如何解决？ 1071 • AD9361在配置完BBPLL后BBPLL正常锁定了但是配置其他寄存器之后出现问题 3262 • 如何手动缩短PLL锁定时间？ 3108 • AD9364 DATA_CLK送入FPGA，FPGA内部，为什么PLL不能锁定？ 3365 • ad6676配置过程中，vco校准可以过，电荷泵校准过不了，pll无法锁定怎么解决？ 286 1个回答

答案对人有帮助，有参考价值 0 参考时钟是50MHz,VCO使用的是CLV1000E-LF频率范围是900M-1100M,调谐电压是1-10V。想通过PLL将VCO的输入频率锁定为1000M

2019-3-27 08:45:48 评论举报忆海狂澜