[问答]

请问如何将AD9517-1的输出时钟相位固定？

1953 ad9517 鉴相器 pll

问答对人有帮助，内容完整，我也想知道答案 0 我需要将一个80MHz时钟作为参考，分出640MHz、160MHz以及80MHz三种频率的时钟。目前的做法是使用内部VCO和PLL： VCO产生2560MHz的信号，N分频64倍到鉴相器 VCO分频器倍数设定为4 分频器0设置by pass，输出640MHz；分频器1分频4倍，输出160MHz；分频器2.1分频8倍，2.2是by pass，输出80MHz；分频器3.1分频8倍，3.2是by pass，输出80MHz； 0x019寄存器中关于R、A、B计数器设置成SYNC信号同步或者异步reset。但是发现，PLL锁定后，经过内部分频器分频出来的时钟信号和参考信号的相位差并不固定：每次上电或者给SYNC低脉冲之后输出信号和参考时钟的相位差都有可能变化。附件中是以80MHz为例的示意请教各位这个应该怎么设置呢？附件 20141118-1.PNG44.3 KB 0
2018-10-15 14:37:15　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答 h1654155957.9852 该类别下有 19 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答举报涂舒男相关推荐 • AD7606 SPI通信的时钟极性和时钟相位要求是什么？ 738 • ADS1298的时钟相位和极性是什么？ 302 • HbirdV2-SoC中如何配置QSPI1和QSPI2的时钟极性CPOL和时钟相位CPHA？ 905 • 关于SPI的配置问题，就是时钟的极性和时钟相位问题 4805 • 时钟相位噪声中如何生成和使用杂散 2034 • AD9513和AD9517输出频谱的相关问题？ 3511 • 请问有锁相环芯片开关机相位保持一致吗？ 2349 • 请问为什么AD9517-3 PLL无法锁定？ 3353 • 请问AD0517-4输出时钟频率有相位变化是什么原因？ 1976 • 请问如何将多片AD9361芯片进行相位同步 7354 1个回答

答案对人有帮助，有参考价值 0 您好！AD9517的SYNC功能是将各路输出同步。请您查看AD9522-0的Zero-delay功能和AN-0983.

2018-10-15 14:42:22 评论举报云静京