[问答]

请问ADC344X的外部同步输入是否可以通过FPGA输出1.8V信号来直接驱动？

2019-5-10 14:47:23 1389 adc FPGA

0 您好，我查询到ADC344X的外部同步输入SYSREF范围是-0.3~(AVDD + 0.3 = 2.1)V，请问是否可以通过FPGA输出1.8V信号来直接驱动？另外，ADC344X的手册上并无SYSREF时序图，可否参考同系列adc32j44的SYSREF时序图进行设计(即仅提供一个上升沿或下降沿SYSREF时钟即可完成4通道ADC同步？)？如下图所示 0
2019-5-10 14:47:23　　评论淘帖0 举报相关推荐 • 是否建议对MCU模块使用外部1.8V电源？ 342 • 为什么TXB0104 3.3V转1.8V，1.8V段无输出？ 3313 • 请问CYUSB232开发板是否支持1.8V Uart输入？ 226 • Xilinx Virtex 5 FPGA可以接受逻辑电平0/1.8V的输入吗 4751 • 请问ADG3247可以data是1.8V的input吗？ 1509 • Spartan 3E Xilinx入门板是否可以产生1.8V输出？ 809 • 当Vcco为1.8V时，是否可以产生输出差分时钟/数据？ 2154 • 5V 输入双路同步降压 (1.8V (1A)) 2113 • 具有同步整流器的1.8V应用电路 1352 • 14/12位1.8V单ADC 11 2 个讨论

0 关于SYSREF的电压范围，请参考，也就是说0.9V的共模电压，如果最大1V的swing的话，那么它的电压范围就是0.4V～1.4V。 SYSREF是用来reset内部divider电路，保证divider出来的时钟相位同步，时序图可参考datasheet Figure150.建立和保持时间datasheet中也有列出。

2019-5-10 15:00:37 评论举报 1^# 李顺正