完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
885
|
当我在ISE中创建项目时，其中一个字段是Description。
我发现这对于跟踪我可能的不同项目非常有用 关闭并回到几周或几个月后。 当我创建Vivado项目时，我没有看到该字段。 是否有另一种方法可以将项目描述添加到Vivado项目中？ 以上来自于谷歌翻译 以下为原文 When I create a project in ISE, one of the fields is Description. I found this useful to keep track of different projects that I might close and come back to weeks or months later. I don't see that field when I create a Vivado Project. Is there another way of adding a project description to a Vivado project? 
0
|
|
相关推荐
4个回答
|
|
|
vivado不支持相同的功能。
我认为这可能是一个很好的增强 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 no same feature not supported in vivado . i think this could be good enhancementThanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution.View solution in original post |
|
|
|
|
|
vivado不支持相同的功能。
我认为这可能是一个很好的增强 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 no same feature not supported in vivado . i think this could be good enhancementThanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
|
|
解决方法1.在project2中添加自述文件。
将评论放在文件顶部的顶层模块/实体上 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 workaround 1. Add readme file in project 2. put comments on top module/entity at top of the fileThanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
|
|
同意。
我一直在做一个或另一个（不一致）。 希望它将来会被添加。 以上来自于谷歌翻译 以下为原文 Agreed. I've been doing one or the other (inconsistently). Hopefully it will be added in the future. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2360 浏览 7 评论
2779 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2411 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
725浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
520浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
330浏览 1评论
734浏览 0评论
1933浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
6211
