完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
6233
|
嗨，
将纯文本文件添加到项目中通常是有用的，对于一般TODO和其他非特定于任何特定源文件的注释。 使用“添加到项目”我的意思是文件在项目的某个地方可见（就像一些工具生成的文件在项目管理器/源/设计源/文本/中），将与项目的其余部分一起存档，不会 以任何方式影响模拟或实施。 有没有办法将明文文件添加到Vivado项目？ 
0
|
|
相关推荐
3个回答
|
|
|
您可以尝试使用FILE-新文件选项。
您可以创建/保存新文件，但它不会显示项目源输入。 我认为这是非常好的输入，并可能在将来的版本中修复 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 在原帖中查看解决方案 |
|
|
|
|
|
只支持这些列出的文件tyoe。
您可以使用注释syntex来添加信息 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2430 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
546浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
366浏览 1评论
1964浏览 0评论
683浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
816
