完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
请参考主XDC文件以获取约束。
您还可以根据目标设备使用默认约束 XTP251-XTP251 - CE符合性声明（版本6.0,2693KB）[ZIP] XTP218-AC701原理图（版本：Rev1.0，Rev2.0,1751KB）[ZIP] 相关文件 ac701-schematic-source-rdf0213.zip ac701-bom-rdf0210.zip ac701-xdc-rdf0212.zip XTP216-AC701 Allegro Board（版本：Rev1.0，Rev2.0,12416KB）[ZIP] 相关文件 ac701-allegro-board-source-rdf0209.zip ac701-gerber-files-rdf0211.zip 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
你是什么意思“我有一个带有XC7A100T设备的AC701板，这在vivado中不是nativley支持的。”？ 您是否尝试按部件号添加？ 获取完整的部件号，然后尝试以下... Vivado - >设置 - >项目设置 - >常规。 然后详细说明Project Device，它将打开Select Device窗口。 在那里，我可以看到它列出。 我的知识是，如果不支持，那么它就不会显示在列表中（但我可能在这个论点中错了）。 我正在使用Viv 2017.3。 -------------------------------------------------- -------------------------------------------------- ---- FPGA爱好者！------------------------------------------- -------------------------------------------------- ----------- |
|
|
|
|
|
你好@ simchask
请参阅附录-Ahttps：//www.xilinx.com/support/documentation/sw_manuals/xilinx2017_3/ug895-vivado-system-level-design-entry.pdf 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
是的，我这样做了，但是没有电路板文件，我还没弄清楚如何定义连接到板载时钟或任何其他外设的端口。
|
|
|
|
|
|
Xilinx为200T器件提供板定义文件
这是你可以找到一些板定义文件 http://microzed.org/support/documentation/1519 https://reference.digilentinc.com/learn/software/tutorials/vivado-board-files/start 您也可以参考此链接 https://forums.xilinx.com/t5/Xilinx-Boards-and-Kits/Vivado-2017-2-board-definition-files-for-Zedboard/td-p/796785 这个论坛上的类似讨论可能会对你有所帮助 https://forums.xilinx.com/t5/Xilinx-Boards-and-Kits/Adding-boards/td-p/811813 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
所以我找到了这个板子的原理图。
https://www.xilinx.com/member/forms/download/design-license.html?cid=396443&filename=ac701-schematic-xtp218.zip 问题是它只涉及XC7A200T。 我想出了如何将引脚分配给端口，并且我使用了原理图中指定的封装引脚（只有我知道我正在使用的封装引脚）。 这真是一个猜测。 你们有配备XC7A100T的AC701的原理图吗？ 至少就是这样，如果某些东西不起作用，我可以排除错误。 |
|
|
2019-10-8 10:57:19
评论
|
|
|
|
|
|
|
|
|
请参考主XDC文件以获取约束。
您还可以根据目标设备使用默认约束 XTP251-XTP251 - CE符合性声明（版本6.0,2693KB）[ZIP] XTP218-AC701原理图（版本：Rev1.0，Rev2.0,1751KB）[ZIP] 相关文件 ac701-schematic-source-rdf0213.zip ac701-bom-rdf0210.zip ac701-xdc-rdf0212.zip XTP216-AC701 Allegro Board（版本：Rev1.0，Rev2.0,12416KB）[ZIP] 相关文件 ac701-allegro-board-source-rdf0209.zip ac701-gerber-files-rdf0211.zip 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
我接受了你的答案作为解决方案，虽然它没有解决我的问题。
这些原理图适用于错误的电路板。 我有REV A，这似乎与这个原理图不同，因为我不能让UART工作，包括通过JTAG。 然而，我确实设法对设备进行编程并使LED发生变化。 |
|
|
2019-10-8 11:32:36
评论
|
|
只有小组成员才能发言，加入小组>>
3136 浏览 7 评论
3431 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2894 浏览 9 评论
4092 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3076 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1353浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1191浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2039
淘帖
3283
