完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1579
|
嗨，
我有两个独立的工作项目，并希望将它们合并在一起。 我将一个项目的顶级声明为其他项目中的一个组件并实例化它 或者只是在其他项目中实例化一个实体。 我将一个项目的完整文件夹作为源添加到其他vivado处理所有添加的源文件作为顶部与实例化的一个并显示错误。 在Vivado中没有任何方法只是提供添加项目文件夹的路径而不是将所有源文件添加到文件夹中作为顶部？ 
0
|
|
相关推荐
5个回答
|
|
|
是的，您可以使用添加源选项添加项目目录。
您不需要复制所有文件 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
喜@ balkris
我想我的描述并不清楚。 我的意思是当我使用添加源选项向现有项目添加完整项目（文件夹）时，该文件夹中的所有源文件都自动添加到现有项目中。 但我不想要这个。 我只想将该文件夹的路径提供给现有项目，并仅在现有项目中实现顶级模型。 这有什么办法吗？ |
|
|
|
|
|
@fpgalearner，
将项目文件夹或文件添加到现有项目时，请确保未选择将源复制到项目选项中，如下所示。 这样，您的文件将不会复制到现有项目，您可以在现有项目中实例化顶层模块。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
@fpgalearner，
尝试从project.srcs文件夹添加文件。 您可以执行CTRL + A并选择目录中的所有文件。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2098
