完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
如何编写高级时序约束?
我使用提前一词,因为我知道如何在ucf文件中约束的基本知识。 基本内容包括将引脚分配给相应的输出和顶部模块的输入,并配置时钟引脚周期。 但是除了LOC和PERIOD之外,还有很多限制因素。 对于那些其他限制,我不知道何时或为什么要使用它们以及我应该选择什么价值。 我使用Xilinx的Constraint Guide作为参考。 但它只是一个参考,而不是教科书或教程类型的材料。 所以我想知道你们是如何学习计时教师的,你有没有推荐的书或博客或教程? 感谢帮助。 以上来自于谷歌翻译 以下为原文 How to write an advanced timing constraint? I use the word advance because I know the basic of how to constraint in a ucf file. The basic stuff includes assigning pins to corresponding outputs and inputs of top module and configure the clock pin period. But there are a lot more constraints than just LOC and PERIOD. And for those other constraints, I don't know when or why should I use them and what value should I choose. I use Constraint Guide from Xilinx as a reference. But it's just a reference not a textbook or tutorial type of material. So I would like know how do you guys learn timing constriants and is there any book or blog or tutorial that you recommendded? Thanks for help. |
|
相关推荐
3个回答
|
|
嗨,我参考UG612 http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_2/ug612.pdf来学习与UCF相关的时序限制。这个UG你可以参考圣经:)谢谢,Yash
在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, I refer UG612 http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_2/ug612.pdf for learning timing constraints related to UCF. This UG you can refer as bible :) Thanks, YashView solution in original post |
|
|
|
喜
有一些vidoes。 referhttp://www.xilinx.com/training/fpga/global-timing-constraints-video.htm 这是用于时序关闭的.http://www.xilinx.com/training/fpga/timing-closure-video.htm http://www.xilinx.com/training/fpga/achieving-timing-closure-video.htm --hem -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- 以上来自于谷歌翻译 以下为原文 hi, there are a few vidoes. refer http://www.xilinx.com/training/fpga/global-timing-constraints-video.htm this is for timing closure http://www.xilinx.com/training/fpga/timing-closure-video.htm http://www.xilinx.com/training/fpga/achieving-timing-closure-video.htm --hem ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- |
|
|
|
嗨,我参考UG612 http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_2/ug612.pdf来学习与UCF相关的时序限制。这个UG你可以参考圣经:)谢谢,Yash
以上来自于谷歌翻译 以下为原文 Hi, I refer UG612 http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_2/ug612.pdf for learning timing constraints related to UCF. This UG you can refer as bible :) Thanks, Yash |
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2830 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1292浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-27 04:13 , Processed in 1.424718 second(s), Total 82, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号