如何分析和比较XST综合工具生成的报告

嗨，
我想了解如何分析和比较XST综合工具生成的报告。
拿两个简单的报告：
设备利用率摘要（估计值）
[ - ]
逻辑利用
用过的
可得到
采用
切片寄存器的数量
199911
687360
29％
切片LUT的数量
81122
343680
23％
完全使用的LUT-FF对的数量
6507
274526
2％
绑定的IOB数量
23
840
2％
Block RAM / FIFO的数量
67
632
16％
BUFG / BUFGCTRL的数量
1
32
3％
DSP48E1的数量
16
864
1％
设备利用率摘要（估计值）
[ - ]
逻辑利用
用过的
可得到
采用
切片寄存器的数量
386950
687360
56％
切片LUT的数量
152692
343680
44％
完全使用的LUT-FF对的数量
10215
529427
1％
绑定的IOB数量
23
840
2％
Block RAM / FIFO的数量
92
632
10％
BUFG / BUFGCTRL的数量
1
32
3％
DSP48E1的数量
20
864
2％
这里，使用稍微不同的VHDL代码实现了相同的算法。
在第二个项目中，使用6％的“Block RAM / FIFO”逻辑，但使用了27％的“Slice寄存器”和21％的“Slice LUT”。
关于我对同一算法的两种不同的VHDL实现，我能真正得出这些数字的结论吗？



以下为原文

Hi,

I'd like to find out how to analyse and compare the reports generated by the XST synthesis tool. Take two simple reports:

Device Utilization Summary (estimated values)				[-]
Logic Utilization	Used	Available	Utilization
Number of Slice Registers	199911	687360	29%
Number of Slice LUTs	81122	343680	23%
Number of fully used LUT-FF pairs	6507	274526	2%
Number of bonded IOBs	23	840	2%
Number of Block RAM/FIFO	67	632	16%
Number of BUFG/BUFGCTRLs	1	32	3%
Number of DSP48E1s	16	864	1%

Device Utilization Summary (estimated values)				[-]
Logic Utilization	Used	Available	Utilization
Number of Slice Registers	386950	687360	56%
Number of Slice LUTs	152692	343680	44%
Number of fully used LUT-FF pairs	10215	529427	1%
Number of bonded IOBs	23	840	2%
Number of Block RAM/FIFO	92	632	10%
Number of BUFG/BUFGCTRLs	1	32	3%
Number of DSP48E1s	20	864	2%

Here, thesame algorithm has been implemented using slightly different VHDL code. In the second project uses 6% less "Block RAM/FIFO" logic, but uses 27% more "Slice Registers" and 21% more "Slice LUTs". What can I actually conclude about these numbers, with respect my two different VHDL implementations of the same algorithm?