完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1608
|
嗨伙计，
我在综合过程中遇到了XST生成的问题。 每当我尝试生成比特流或开始设计合成时，它就会产生问题。 我附上快照供您参考。 报告中生成的结果 总内存使用量为605512千字节 错误数：0（0过滤）警告数：822（0 filtered）信息量：253（0已过滤） 
0
|
|
相关推荐
11个回答
|
|
|
嗨，您是否尝试在32位模式下运行planAhead。
如果没有，请尝试以下步骤：1。 Open PlanAhead（开始 - >所有程序 - > Xilinx设计工具 - > ISE Design Suite 14.6 - > PlanAhead - > PlanAhead（32位））2。 打开项目并运行Synthesis.Thanks，Vinay -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 在原帖中查看解决方案 |
|
|
|
|
|
嗨，从ISE运行时遇到同样的问题吗？谢谢，Vinay
-------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
|
|
|
|
|
|
嗨，生成xinfo.txt（开始 - >所有程序 - > Xilinx设计工具 - > ISE Design Suite 14.6 - >附件 - > Xinfo系统检查器）并将其附在此处。谢谢，Vinay
-------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
|
|
|
|
|
|
嗨，从位置C运行vcredist_x64.exe： Xilinx 14.6 ISE_DS common bin nt64然后运行synthesis.Thanks，Vinay
-------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
|
|
|
|
|
|
当我在ISE中生成核心时，操作将停止并显示此警告
信息：sim：172 - 生成IP ...警告：sim：100 - 模拟文件类型对此核心无效。 覆盖文件类型。解析'tri_mac'的泛型...将外部泛型应用于'tri_mac'...为'tri_mac'提供相关文件...为'tri_mac'提供EJava文件...为'tri_mac生成实现网表 '... INFO：sim - 预处理'tri_mac'的HDL文件...... 而核心并没有产生 |
|
|
|
|
|
你能否在这里附上你的项目，以便我们可以在我们的最后和
帮助你。哈利，哈利 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
|
嗨，你在每个项目遇到同样的问题吗？谢谢，Vinay
-------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1181浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
588浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
7123
