完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好…
我想开始讨论硬件 Xilinx FPGA的综合工具。 我想实现一个包含的设计 大量乘法器,并且具有非常困难的时序和(可能)区域约束。 我正处于整个项目的可行性阶段,我正在寻找 正确的设备。 我决定尝试一些Spartan-3,Spartan-3 DSP和Virtex-5 设备。 除了设备,我必须做出最大的选择 适当的综合工具。 我需要一个能够为a提供最佳效果的工具 类似DSP的VHDL设计将帮助我实现时序和面积限制。 我已经将XST用于许多设计,它确实是 好,但我认为当约束很困难,但并非不可能 要满足,它不如其他综合工具。 我想过 使用一些支持物理综合或物理感知的工具 合成以获得更好的结果(Mentor和Synplicity)。 所以我的问题是你认为哪种工具 会做什么工作,为什么? 事情变得艰难时哪个最好? 提前感谢所有愿意的人 分享他或她的经历。 附: 我知道这是Xilinx论坛和 也许关于其他综合工具(XST除外)的讨论并不完全正确 但是所有这些公司都在与Xilinx合作,我不这么认为 分享我们对此事的经验是错误的。 消息编辑由gtze于10-08-2007 03:31 PMMessage由gtze编辑于10-09-2007 09:23 AM 以上来自于谷歌翻译 以下为原文 Hello… I want to start a discussion about hardwaresynthesis tools for Xilinx FPGAs. I want to implement a design that consistsof a big number of multipliers and has very difficult timing and (maybe) area constraints.I am at the feasibility stage of the whole project and I’m looking for theright device. I decided to try some Spartan-3, Spartan-3 DSP and Virtex-5devices. Except from the device I have to make a choice for the mostappropriate synthesis tool. I need a tool that will give the best results for aDSP-like VHDL design and will help me achieve the timing and area constraints. I’ve used XST for many designs and it is reallygood but I think that when the constraints are very difficult, but not impossibleto meet, it isn’t as good as the other synthesis tools. I’ve thought aboutusing some of the tools that support Physical Synthesis or Physical AwareSynthesis for better results (Mentor and Synplicity). So my question is which tool you think thatwill do the job and why? Which is the best when things get tough? Thanks in advance for everyone who willshare his or hers experiences. p.s. I know that this is a Xilinx forum andmaybe a discussion about other synthesis tools (except XST) is not exactly properbut all these companies are cooperating with Xilinx and I don’t think that itis wrong to share our experiences for this matter. Message Edited by gtze on 10-08-2007 03:31 PM Message Edited by gtze on 10-09-2007 09:23 AM |
|
相关推荐
2个回答
|
|
我认为Xilinx论坛不会拒绝讨论第三方工具。
以上来自于谷歌翻译 以下为原文 I think Xilinx forum won't refuse a discussion about a 3rd-party tool. |
|
|
|
我使用ISE8设计我的项目,但当我在我的vhdl代码中使用乘数函数并合成此代码时,出现以下警告
(警告:Xst:1988 - 单位:单位和单位的实例是双重的,第二个实例被删除) 合成花了很多时间在这个waring上,我不知道什么是共鸣 请你能帮我告诉我怎样才能删除这个waring? 请注意,当我删除我的vhdl代码中的乘数函数时,这个waring就会消失。 但我需要在我的vhdl代码上添加乘数函数。 谢谢 如果你想给我回复,这是我的电子邮件 zah_ta84 @ yahoo.com 以上来自于谷歌翻译 以下为原文 i use ISE8 to design my proiect but when i am using the multiplier function in my vhdl code and synthesize this code the following waring appear(WARNING:Xst:1988 - Unit |
|
|
|
只有小组成员才能发言,加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2467 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1281浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 17:50 , Processed in 1.199142 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号