完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我试图使用几种自定义策略运行SmartXplorer工具。
我有一个8节点的Linux集群，每个节点上有8个核心。 我想同时运行64个作业。 Xilinx安装和工作目录是NFS安装的，可在所有节点上访问。 我能够在开始时看到所有工作并行运行。 但随着时间的推移，这个计划非常缓慢。 有些节点只是空闲（top命令显示没有进程正在运行），突然间，有8个构建正在运行。 它并没有像预期的那样快速地完成所有策略，而是在开始时尽快进行。 任何想法或建议都会有所帮助。 以上来自于谷歌翻译 以下为原文 Iam trying to run the SmartXplorer tool using several custom strategies. I have a 8-node Linux cluster with 8-cores on each node. I am trying to run 64 jobs simultaneously. The Xilinx installation and the working directory are NFS mounted and accessible on all nodes. I am able to see all the jobs running in parallel in the begining. But as time progresses, the scheudling is very slow. Some nodes are just idle (top command shows no processes running) and all of a sudden, there are 8 build running. It doesnt march through all the strategies as quickly as expected and as quickly as it does in the begining. Any thoughts or suggestions would be helpful. 
0
|
|
相关推荐
3个回答
|
|
|
您使用的是哪个版本的smartxplorer？
它们是13.x可执行文件的一些问题。 以上来自于谷歌翻译 以下为原文 Which version of smartxplorer are you using? They were some issues with 13.x executable. |
|
|
|
|
|
我对多核处理器的体验是，您需要有足够的内存（物理系统RAM）来运行该机器的所有副本。
即，如果您的设计在Map期间通常使用2 GB，那么要运行8个处理器，您至少需要16 GB的系统内存。 任何更少，你将无法获得速度，因为你最终使用磁盘作为虚拟内存，并在地图期间的内存访问是非常随机的。 这会造成磁盘抖动，整个过程会变慢。 对于某些版本的ISE，如果没有足够的物理内存，Map将以错误退出。 因此，您可能希望尝试在每个节点上运行更少的作业，看看是否有帮助。 - Gabor 以上来自于谷歌翻译 以下为原文 My experience with multicore processors is that you need to have enough memory (physical system RAM) to run all copies for that machine. i.e. if your design typically uses 2 GB during Map, then to run 8 processors you'd need at least 16 GB of system memory. Any less and you will not gain speed because you end up using the disk as virtual memory, and the memory access during map is pretty much random. This creates disk thrashing and the whole process slows down. For some versions of ISE, Map will exit with an error if there is not sufficient physical memory. So you might want to try to run fewer jobs per node to see if that helps. -- Gabor |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2388 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2440 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
768浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1385
评论
淘帖
2814
