完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
3578
|
嗨，
我已经为axe_cros***ar配置了12个从站和16个主站，用于Virtex7 2000T设备。 ID宽度为4，即arid [3：0]，awid [3：0]，rid [3：0]，bid [3：0]。 无论ARID [3：0]如何发布，RID在模拟中始终为零。 请告知我如何使用axi_cros***ar IP解决ID不匹配问题。 谢谢。 亚瑟 以上来自于谷歌翻译 以下为原文 Hi, I have configured axi_cros***ar to support 12 slaves and 16 masters for Virtex7 2000T device. The ID width is 4, i.e., arid[3:0], awid[3:0], rid[3:0], bid[3:0]. No matter how ARID[3:0] is issued, the RID is always zero in simulation. Please advise how I can resolve the ID mismatch issue with axi_cros***ar IP. Thanks. Arthur 
0
|
|
相关推荐
2个回答
|
|
|
请查看以下AR：http：//www.xilinx.com/support/answers/60135.html
以上来自于谷歌翻译 以下为原文 Please check the AR below: http://www.xilinx.com/support/answers/60135.html |
|
|
|
|
|
我已经解决了这个问题。
问题是主机发出4位ID并支持12个从机端口/ 16个主机端口axi_cros***ar， 我们需要将这个4位ID扩展为8位ID。 较低的4位来自主机，较高的4位是toto选择 12主端口。 将ID从4位更改为8位后，返回的ID现在看起来没问题。 亚瑟 以上来自于谷歌翻译 以下为原文 I have resolved the issue. The problem is that the master issue 4-bit ID and to support the 12 slave port/16 master port axi_cros***ar, we will need to extend this 4-bit ID to 8-bit ID. The lower 4-bit is from master, the upper 4-bit is to to select the 12-master port. After changing the ID from 4-bit to 8-bit, the returned ID looks okay now. Arthur |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1160浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2961
