完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
4568
|
在我的项目中使用STARTUPE2模块（驱动SPI clk）时，我不需要声明相同的权利吗？
但我得到一个错误，说“没有宣布。” 。 可能是什么问题？ 问候， 苏里亚 以上来自于谷歌翻译 以下为原文 While using the STARTUPE2 module in my project (to drive the SPI clk), I need not declare the same right? But I get an error saying " What could be the issue? Regards, Surya 
0
|
|
相关推荐
3个回答
|
|
|
请查看讨论http://forums.xilinx.com/xlnx/board/crawl_message?board.id=SYNTHBD&message.id=10417
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 please check the discussion http://forums.xilinx.com/xlnx/board/crawl_message?board.id=SYNTHBD&message.id=10417Thanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
|
|
您是否在代码中取消注释这些行？
library unisim;使用unisim.VCOMPONENTS.ALL; - Gabor 以上来自于谷歌翻译 以下为原文 Do you have these lines uncommented in your code? library unisim; use unisim.VCOMPONENTS.ALL; -- Gabor |
|
|
|
|
|
我有线，
library unisim;使用unisim.VCOMPONENTS.ALL; 评论说。 我取消了它们的注释，并且比特流生成成功了。 谢谢。 问候， 苏里亚 以上来自于谷歌翻译 以下为原文 I had the lines, library unisim; use unisim.VCOMPONENTS.ALL; commented. I uncommented them, and bitstream generation was successful. Thanks. Regards, Surya |
|
|
|
|
只有小组成员才能发言，加入小组>>
2389 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2272 浏览 9 评论
3346 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2440 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
769浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
389浏览 1评论
1976浏览 0评论
693浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
6563
