完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
喜
我想将一个项目从Arty（Artix-7 xc7a35tcsg324-1）移植到Nexys4-ddr（xc7a100tcsg324-1）。 该设计使用QSPI NOR闪存作为存储器，因此它将SCK分配给Arty板中的L16（参见下图）。 我的问题是，当我使用Nexys4-ddr并将SCK分配给引脚E9时，但E9是专用配置引脚。 虽然我在xdc中编写了规则，但我收到如下消息： [Common 17-69]命令失败：'E9'不是有效的站点或包引脚名称。 [ “C：/lab/test/test.srcs/constrs_1/new/demo.xdc”：5] 如何在FPGA设计中使用E9引脚来控制NOR闪存？ 谢谢。 
0
|
|
相关推荐
2个回答
|
|
|
Htwu，
好的，所以你不需要在这里做任何限制引脚的事情。 它已经预计它与配置时钟相关联。 Arty板引脚约束也看起来多余。 Arty上的L16引脚是EMMCLK端口，如果您想使用外部精密时钟源，则使用该端口。 如果需要访问来控制闪存发布配置，请使用STARTUPE2 Primitive。 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- 在原帖中查看解决方案 |
|
|
|
|
|
Htwu，
好的，所以你不需要在这里做任何限制引脚的事情。 它已经预计它与配置时钟相关联。 Arty板引脚约束也看起来多余。 Arty上的L16引脚是EMMCLK端口，如果您想使用外部精密时钟源，则使用该端口。 如果需要访问来控制闪存发布配置，请使用STARTUPE2 Primitive。 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
757浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1426
评论
淘帖
1261
