完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我有通过PlanAhead生成的MicroBlaze设计。
我想将VHDL逻辑连接到XPS中生成的BRAM。 MicroBlaze将通过本地存储器总线访问一个端口，将第二个端口访问VHDL。 编写VHDL代码，但我不确定如何实例化我的VHDL代码。 PlanAhead有一个顶级模块，称为system_stub.v，它包含MicroBlaze的实例化。 如何实例化我的VHDL模块（bram.vhd）？ 它是否在system_stub.v文件中实例化？ 或者别的地方？ 提前致谢。 BB 以上来自于谷歌翻译 以下为原文 I have a MicroBlaze design generated via PlanAhead. I want to connect VHDL logic to a BRAM generated in XPS. The MicroBlaze will access one port via the local memory bus and the second port to VHDL. The VHDL code is written, but I'm not sure how to instantiate my VHDL code. PlanAhead has a top level module which is called system_stub.v which contains the instantiation of the MicroBlaze. How do I instantiate my VHDL module (bram.vhd)? Is it instantiated in the system_stub.v file? or somewhere else? Thanks in advance. bb 
0
|
|
相关推荐
2个回答
|
|
|
PlanAhead工具负责顶层包装器。
您需要做的就是使用CIP向导创建自定义IP，在XPS中实例化IP，并进行适当的端口连接。 查看第6章：http：//www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/edk_ctt.pdf 也， http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/platform_studio/ps_c_ipw_using_create_import_ip_wizard.htm 以上来自于谷歌翻译 以下为原文 The top level wrapper is taken care by the PlanAhead tool. All you need to do is to make the custom IP using the CIP wizard, instantiate the IP in XPS, and make appropriate port connections. Check chapter 6 of : http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/edk_ctt.pdf Also, http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/platform_studio/ps_c_ipw_using_create_import_ip_wizard.htm |
|
|
|
|
|
自定义VHDL与BRAM上的端口接口。
自定义VHDL不通过总线连接到MicroBlaze。 CIP向导（据我所知）创建了一个通过AXI，PLB或FSL连接到Microblaze的外围设备。 我们正在尝试做的事情并非如此。 BRAM通过数据侧的LMB连接到Microblaze，以允许Microblaze读/写数据（无指令执行）。 定制VHDL与ADC接口，只需用模拟读数填充部分BRAM。 同样，VHDL不连接到Microblaze上的任何总线，只连接到BRAM上的第二个端口。 谢谢， BB 以上来自于谷歌翻译 以下为原文 The custom VHDL intefaces to a Port on a BRAM. The custom VHDL does not connect to the MicroBlaze via a bus. The CIP wizard (as I understand it) creates a peripheral that connects to the Microblaze via AXI, PLB or FSL. This is not the case for what we are attempting to do. The BRAM is connected to the Microblaze via an LMB on the data side to allow the Microblaze to read/write data (no instruction execution). The custom VHDL interfaces to an ADC which will simply fill portions of the BRAM with analog readings. Again, the VHDL does not connect to any bus on the Microblaze, only the second port on the BRAM. Thanks, bb |
|
|
|
|
只有小组成员才能发言，加入小组>>
2415 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1082浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
579浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
440浏览 1评论
2000浏览 0评论
723浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2962
评论
淘帖
2090
