完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
创建基本的MicroBlaze系统
点击Vivado 左侧流程导航器中的“IP INTERGRATOR” 下的 “Create Block Design”。 点击“Diagram”中心的“+”， 或者使用快捷键“Ctrl+I”， 或者右键选择菜单“Add IP”， 选择“MicroBlaze” ，双击加入到块设计中。 点击“Diagram”窗口中的“Run Block Automation”， 运行块自动化。 在弹出的对话框中，根据需要修改选项， 这里先不做任何修改， 点击“OK”完成。 继续点击“Diagram”窗口中的“Run Block Automation”， 运行块自动化， 设置时钟和复位信号。 在“Diagram”窗口中，右键选择菜单“Regenerate Laout”， 重新生成布局， 如下图所示： |
|
|
|
|
|
添加外设
在“Diagram” 窗口中添加“AXI GPIO” IP核， 点击“Diagram”窗口顶部的“Run Connection Automation”， 运行连接自动化。 按下图进行配置， 配置完成后， 点击“OK”。 在“Diagram”窗口中，右键选择菜单“Regenerate Laout”， 重新生成布局， 如下图所示： 按照上面的步骤，继续添加串口IP（“AXI Uartlite”）。 在“Diagram”窗口中，右键选择菜单“Validate Design” 或使用快捷键“F6”， 验证设计。 验证通过后， 关闭“Block Design” 窗口。 生成输出产品（Generate Output Products） 切回工程管理（“PROJECT MANAGER” ）视图， 在 “system（system.bd）”上右键选择菜单“Generate Output Products”， 生成输出产品。 在弹出的对话框中，设置并行运行数量（Number of jobs）， 点击“Generate” 按钮， 等待生成完成。生成过程中， 内存占用和CPU占用会急剧飙升。 |
|
|
|
|
|
创建HDL包装（HDL Wrapper）
在 “system（system.bd）”上右键选择菜单“Create HDL Wrapper”。 在弹出的对话框中，点击“OK”即可， 生成的“system_wrapper”会自动被设置为顶层。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1146浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
960
评论
淘帖
930
