完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
各位大佬,我想导入一个CLIP进labview FPGA的项目中。CLIP由一组.vhd文件(VHDL代码)组成,其中一些文件相互依赖关联。如果直接导入一个文件,Labview会报错说另一个相关的文件还没有编译进xilinx库里。但是即使我先导入报错提到的那个文件,还是解决不了问题。 Labview FPGA 编译.vhd文件的内核用的是vivado。我需要先自己在vivado里编译所有文件吗? 请问大家有导入这种相互依赖的.vhd文件的经验吗? 图片为Labview里导入CLIP选择.vhd文件的界面。
|
|
相关推荐
1个回答
|
|
如果问题描述里有遗漏或不清楚的地方,欢迎询问。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
用udl里的字符串信息在局域网内其他电脑连接sql数据库为什么为出现连接失败拒绝访问?
1721 浏览 2 评论
为什么同一个队列引用的全局变量,运行在两个子vi中发现队列数据丢失了
1320 浏览 0 评论
1537 浏览 0 评论
关于labview2024版本的lvanlys.dll出错的问题
3074 浏览 3 评论
1462 浏览 2 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-23 00:05 , Processed in 0.542978 second(s), Total 45, Slave 36 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号