完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在尝试为Virtex 4QV进行时序分析。 有人知道报告计时选项中的路径延迟类型“最大/最小”是什么意思吗？ 最差温度的类型是“Max”，最佳温度是Min？ 如果是这样，温度是多少？ 最好的祝福， Ludek一起 以上来自于谷歌翻译 以下为原文 Hi, I am trying to do timing analysis for Virtex 4QV. Does anybody know what the Path delay type "Max/Min" in report timing options means? Is the type "Max" for worst temperatures and Min for best temperatures? If so, what temperatures? Best regards, Ludek 
0
|
|
相关推荐
8个回答
|
|
|
嗨，
路径延迟类型指定要完成的分析类型。 最大 - 设置分析 min - hold分析 min_max - 建立和保持分析。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 以上来自于谷歌翻译 以下为原文 Hi, The path delay type specifies the type of analysis to be done. max--setup analysis min--hold analysis min_max -- setup and hold analysis. Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
|
你好Vemulad，
谢谢你们的快速响应。 你知道计算时间报告的温度是多少？ 是否有可能报告不同温度的最大路径延迟？ 最好的祝福， Ludek一起 以上来自于谷歌翻译 以下为原文 Hi Vemulad, thank you for your quick answer. Do you know what temperatures is the timing report computed for? Is there any possibility to report maximum path delays for different temperatures? Best regards, Ludek |
|
|
|
|
|
我认为PlanAhead用户指南（13.1，第198页）说明了另一件事：Max-在建立和保持分析期间使用时钟和数据路径的最大延迟。
最小 - 在建立和保持分析期间使用时钟和数据路径的最小延迟。听起来更像是“Max”意味着最坏的情况而“Min”是最好的情况。最好的问候，Ludek 以上来自于谷歌翻译 以下为原文 I think that PlanAhead User Guide (13.1, page 198) says a different thing: Max—Uses maximum delays for the clock and data paths during setup and hold analysis. Min—Uses minimum delays for the clock and data paths during setup and hold analysis. It sounds to me more like that "Max" means the worst case and "Min" is the best case. Best regards, Ludek |
|
|
|
|
|
ludek.uhlir写道：
你知道计算时间报告的温度是多少？ 是否有可能报告不同温度的最大路径延迟？ 默认温度是器件温度范围的最坏情况（商用时为85℃）。 时序分析器参数中有一个字段可以让您更改温度。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 ludek.uhlir wrote:The default temperature is the worst case for the device temperature range (85C for commercial). There's a field in the timing analyzer parameters that lets you change the temperature. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
L，
这是空间部分，您应该向航空航天/国防Xilinx或经销商FAE寻求帮助。 对于空间，您还需要了解其他内容（因为最高温度为125C）。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 L, That is the space part, you should request help from the aerospace/defense Xilinx or distributor FAE. For space there are additional things you need to know (as the max temp is 125C). Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
谢谢贝斯曼，你能指导我在哪里可以找到温度场进行时序分析吗？
我们使用PlanAhead 13.1.Thanks 以上来自于谷歌翻译 以下为原文 Thank you bassman, can you please guide me where the temperature field can be found for the timing analysis? We use PlanAhead 13.1. Thanks |
|
|
|
|
|
ludek.uhlir写道：谢谢贝斯曼，你能指导我在哪里可以找到温度场进行时序分析吗？
我们使用PlanAhead 13.1.Thanks 我没有使用PlanAhead“流程”。 （我使用PA进行引脚放置等。）它位于时序分析器的属性中。 RTFM。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 ludek.uhlir wrote:I don't use the PlanAhead "flow." (I use PA for pin placement and such.) It's somewhere in the properties for the timing analyzer. RTFM. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
你好奥斯汀，
感谢您的建议。 目前我们只需要确定不同温度下的路径延迟。 当调用报告计时窗口时，我看不到任何温度选项（附加选项选项卡的图片）。 你知道温度选项在哪里可以找到吗？ 我没有成功在planahead用户指南中找到它。 最好的祝福， Ludek一起 以上来自于谷歌翻译 以下为原文 Hello Austin, thank you for your advice. For now we only need to determine path delays at different temperatures. When the Report Timing window is invoked, I can not see any temperature option (a picture of the option tab is attached). Do you know where the temperature option can be found? I was not successful to find it in the planahead User Guide. Best regards, Ludek |
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
757浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2075
评论
淘帖
1506
