[FPGA作品]

FPGA实战演练逻辑篇65：CMOS摄像头接口时序设计5时序报告

问答对人有帮助，内容完整，我也想知道答案 0 CMOS摄像头接口时序设计5时序报告（特权同学版权所有）本文节选自特权同学的图书《FPGA设计实战演练（逻辑篇）》（特权同学版权所有）配套例程下载链接：http://pan.baidu.com/s/1pJ5bCtt 约束完成后，参照前面章节Update timing Netlist并且Write SDC File…，接着就可以重新编译整个工程，再来看看这个时序分析的报告。如图8.57和图8.58所示，在报告中，数据的建立时间有9~13ns的余量，而保持时间也都有7~11ns的余量，可谓余量充足。（特权同学，版权所有）图8.57 setup时序报告图8.58 hold时序报告另外，我们也可以专门找一条路径出来，看看它的具体时序路径的分析。如图8.59所示，vd[0]这条数据线的建立时间报告中，66ns的input max delay出现在了Data Arrival Path中。（特权同学，版权所有）图8.59 vd[0]路径的setup时序报告而在vd[0]的保持时间报告中，如图8.60所示，7ns的input min delay则出现在了Data Arrival Path中。（特权同学，版权所有）图8.60 vd[0]路径的hold时序报告 0 已退回1积分
2015-8-19 21:58:55　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × rousong1989 该类别下有 29 个回答。邀请回答小红A 该类别下有 2 个回答。邀请回答 gesper3187 该类别下有 2 个回答。邀请回答负一级该类别下有 2 个回答。邀请回答 icepanpan 该类别下有 1 个回答。邀请回答冰糖雪梨冰糖雪梨该类别下有 1 个回答。邀请回答天翼天意之歌该类别下有 1 个回答。邀请回答 zhyu4774 该类别下有 1 个回答。邀请回答不称在风尘该类别下有 1 个回答。邀请回答 chizhanbo_007 该类别下有 1 个回答。邀请回答 yong24hao 该类别下有 1 个回答。邀请回答呆萌乖乖兔该类别下有 1 个回答。邀请回答 cgx1 该类别下有 1 个回答。邀请回答 ckkcy 该类别下有 1 个回答。邀请回答啊范范范范该类别下有 1 个回答。邀请回答酷酷的浮萍该类别下有 1 个回答。邀请回答 hunkxie 该类别下有 1 个回答。邀请回答王瑞泽该类别下有 1 个回答。邀请回答 lee 该类别下有 1 个回答。邀请回答雪漫倩颖该类别下有 1 个回答。邀请回答举报 rousong1989 相关推荐 • FPGA实战演练逻辑篇64：CMOS摄像头接口时序设计4时序约束 4542 • FPGA实战演练逻辑篇62：CMOS摄像头接口时序设计2实际分析 4708 • FPGA实战演练逻辑篇60：VGA驱动接口时序设计之7优化 4125 • FPGA实战演练逻辑篇61：CMOS摄像头接口时序设计1理想时序 4560 • FPGA实战演练逻辑篇63：CMOS摄像头接口时序设计3实际计算 3590 • FPGA实战演练逻辑篇55：VGA驱动接口时序设计之2源同步接口 5491 • FPGA实战演练逻辑篇48：基本的时序分析理论1 5255 • FPGA实战演练逻辑篇54：VGA驱动接口时序设计之1概述 5037 • FPGA实战演练逻辑篇52：基本时序路径 3032 • FPGA实战演练逻辑篇49：基本的时序分析理论2 3281 1个回答