完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我在8位内存的Windows 7 64位机器上使用Vivado。
麻烦的是,有时它似乎使用了大量的内存; 有时大约6GB。 有一次它说GUI已经耗尽了内存,那么计算机就崩溃了。 我真的不明白为什么这应该发生,因为我使用的设备(ZYNQ 7020)不应该需要所有的资源。 以上来自于谷歌翻译 以下为原文 I am using Vivado on a windows 7 64-bit machine with 8GB of memory. The trouble is that at times it seems to be using huge amounts of memory; around 6GB at times. One time it said that the GUI had run out of memory then the computer just crashed. I dont really understand why this should be happening as the device I am using (ZYNQ 7020) should not require all of thos resources. |
|
相关推荐
2个回答
|
|
你在哪个阶段看到突然使用的记忆?
我是说实施? 模拟? 合成? 设计有多大? -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- 以上来自于谷歌翻译 以下为原文 at which stage do you see sudden used of memory? i mean implementation? simulation? synthesis? how big is the design?-Pratham ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- |
|
|
|
你好@ beandigital
Vivado IDE使用在内存中打开设计的概念。 因此,我建议您按照Vivado用户指南中的说明手动清理内存:http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_1/ug893-vivado-ide.pdf 查看快照: 谢谢, 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题? ? 如果没有,你应该在发布之前。 此外,MARK这是一个答案,以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 以上来自于谷歌翻译 以下为原文 Hello @beandigital The Vivado IDE uses a concept of opening designs in memory. So I suggest you to try cleaning up the memory manually as mentioned in Vivado user guide: http://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_1/ug893-vivado-ide.pdf See snapshot: Thanks, Vinay -------------------------------------------------------------------------------------------- Have you tried typing your question in Google? If not you should before posting. Also, MARK this is as an answer in case it helped resolve your query/issue.Give kudos to the post that helped you to find the solution. |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1158浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 05:27 , Processed in 1.494835 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号