完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
您好Xilinx社区,
我想用两个时钟驱动我的系统。 一个时钟用于多个组件,与主时钟一起运行并由IBUFGDS生成。 另一个应该驱动IBUFDS_GTE2原语,因为实现了PCI Express。 我有两个独立的时钟,一个用于主时钟,另一个用于PCI Express接口,可以处理这项工作。 但是为了稍后优化FPGA布局,我想问一下,是否也可以通过仅使用一个差分时钟输入对生成两个时钟? 如果是,可以通过下面的示意图中说明的方法轻松处理吗? 还是需要额外的步骤? h89w43hilz 以上来自于谷歌翻译 以下为原文 Hi Xilinx community, I want to drive my system with two clocks. One clock is for several components, running with the main clock and generated by the IBUFGDS. The other one shall drive the IBUFDS_GTE2 primitive, as an PCI Express is implemented. I have two separate clocks, one for the main clock and another for the PCI Express interface, which could handle the job. But in order to optimize the FPGA layout later on, I wanted to ask, if it is also possible to generate both clocks by using just one differential clock input pair? If yes, can it easily be handled, by the approach, illustrated in the schematics below? Or are there additional steps necessary? h89w43hilz |
|
相关推荐
2个回答
|
|
我担心结构无效。
IBUFDS_GTXE2的输入用于参考时钟,端口是专用的,不能同时用于通用时钟。 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 I'm afraid that the structure is invalid. IBUFDS_GTXE2's input is for reference clock, and the port is dedicated and cannot be used for general purpose clock at the same time. ------------------------------------------------------------------------- Don't forget to reply, kudo, and accept as solution. -------------------------------------------------------------------------View solution in original post |
|
|
|
我担心结构无效。
IBUFDS_GTXE2的输入用于参考时钟,端口是专用的,不能同时用于通用时钟。 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- 以上来自于谷歌翻译 以下为原文 I'm afraid that the structure is invalid. IBUFDS_GTXE2's input is for reference clock, and the port is dedicated and cannot be used for general purpose clock at the same time. ------------------------------------------------------------------------- Don't forget to reply, kudo, and accept as solution. ------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2427 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 07:07 , Processed in 1.138063 second(s), Total 49, Slave 42 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号