完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
@msk_fpga,
看起来BITSLICE_CONTROL中存在冲突。引脚位置决定了BITSLICE_RX_TX单元的位置,BITSLICE_RX_TX位置决定了BITSLICE_CONTROL站点的位置。 需要仔细规划引脚位置,以避免BITSLICE_CONTROL站点发生冲突。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 @msk_fpga, Looks like there is a conflict in BITSLICE_CONTROL. The pin locations dictate the location of the BITSLICE_RX_TX cells and the BITSLICE_RX_TX locations dictate the location of the BITSLICE_CONTROL sites. The pin locations need to be planned carefully to avoid a conflict for the BITSLICE_CONTROL site. --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2355 浏览 7 评论
2776 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2245 浏览 9 评论
3321 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2409 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
722浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
515浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
325浏览 1评论
728浏览 0评论
1928浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-4 07:06 , Processed in 1.092897 second(s), Total 50, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号