[问答]

如何使用XC5VLX110T-1136解决ML523板上的MIG 2.1错误？

问答对人有帮助，内容完整，我也想知道答案 0 该软件的版本是MIG2.1，ISE10.1.01。 FPGA是XC5VLX110T-1136，速度-1。我使用MIG2.1生成了DDR2内存控制器内核。首先，根据ML523用户指南中的DDR2引脚设置更新“ddr2_sdram.ucf”。所有引脚位置都被修改。其次，我使用MIG2.1中的Verify UCF函数来验证更新的UCF文件，然后将MIG2.1生成的LOC约束复制到UCF文件中。并且ddr2_sdram.v的顶级Verilog文件也会更新。第三，修复映射过程中遇到的DCI问题。将DCI_CASCADE添加到UCF文件中。但是，在上述操作之后，映射过程仍然无法成功完成。错误是地点：840 - IO时钟网 “u_ddr2_top / u_mem_if_top / u_phy_top / u_phy_io / delayed_dqs [6]” 不可能被路由到成分 “u_ddr2_top / u_mem_if_top / u_phy_top / u_phy_io / dq_ce [6]”（放置在时钟区域 “CLOCKREGION_X0Y2”）的，因为它是过于远离源BUFIO “u_ddr2_top / u_mem_if_top / u_phy_top / u_phy_io / gen_dqs [6] .u_iob_dqs / u_bufio_dqs”（放置在时钟区域 “CLOCKREGION_X0Y6”）。这种情况可能是由用户约束或设计的复杂性引起的。适当地约束与区域时钟相关的组件可以指导工具找到解决方案。为了解决这些问题，我在phy_dqs_iob.v中用BUFG替换了BUFIO。然后PAR可以完成定时错误。大约有20个设置定时错误。从时间分析报告来看，净路由延迟约为3.5ns，这与DQS的要求相比更高。有人请告诉我如何解决问题。非常感谢！！！ 0
2019-8-21 10:04:56　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报潘琳相关推荐 • 如何连接ML523和DAC？ 1005 • 如何进行Virtex-5 XC5VLX110T引脚排列？ 1389 • 这些引脚之间有什么区别 1421 • 如何应用CLK和RSTn？ 2457 • ML523可以使用5V和6.5A电源吗？ 748 • 哪位大神可以分享OPENSPARC兼容的FPGA？ 1384 • 请问V5 XUPV5-LX110T和LXT ML505有什么区别？ 1403 • xc6vlx240t上电状态是怎样的？ 639 • 如何在板上找到Global Clock引脚的物理位置？ 1648 • 在sace上转动设备时err闪烁红色的原因？ 914 1个回答

答案对人有帮助，有参考价值 0 是否有人使用MIG成功在ML523板上生成DDR2控制器？请帮我一把非常感谢你。

2019-8-21 10:20:20 评论举报林明