[问答]

请问如何修复[Vivado 12-2285]无法设置实例的LOC属性？

11903 Vivado DDR3

问答对人有帮助，内容完整，我也想知道答案 0 亲爱的先生，我正在使用Vivado v2017.1用于MIG IP DDR3。 Mydevice部分是xcvu440-flga2892-1-c。这是关键的警告日志，如何修复它？ CRItiCAL警告：[Vivado 12-2285]无法设置实例的LOC属性 'u_pd_main / u_core_top / u_ddr_top / u_mig /安装/ u_ddr3_mem_intfc / u_mig_ddr3_phy /安装/ u_ddr_iob / genByte [1] .u_ddr_iob_byte / genBuf [0] .genblk1.OBUF' ，实例u_pd_main / u_core_top / u_ddr_top / u_mig /安装/ u_ddr3_mem_intfc / u_mig_ddr3_phy /安装/ u_ddr_iob / genByte [1] .u_ddr_iob_byte / genBuf [0] .genblk1.OBUF不能被放置在现场的IOB_X0Y68 OUTBUF因为BEL通过占用 u_pd_main / u_core_top / u_ddr_top / u_mig /安装/ u_ddr3_mem_intfc / u_mig_ddr3_phy /安装/ u_ddr_iob / genByte [5] .u_ddr_iob_byte / genBuf [3] .genblk1.OBUF（端口：c0_ddr3_addr [8]）。这可以通过BEL约束冲突造成的[/projusers/t0337af8/ZIV/UT0337A/UT0337A/0808_ASUS/ASUS_with_NEW_diff_DDR/FPGA/arc_ddr_no_pisp/db_arc_ddr_no_pisp_vivado_run/pad_top_edif.xdc:2616]Resolution：当使用BEL约束，确保BEL约束之前定义 LOC约束以避免给定站点的冲突。谢谢〜SN 以上来自于谷歌翻译以下为原文 Dear Sir, I am using Vivado v2017.1 for MIG IP DDR3. My device part is xcvu440-flga2892-1-c. Here is critical warning log, how to fixed it ? CRITICAL WARNING: [Vivado 12-2285] Cannot set LOC property of instance 'u_pd_main/u_core_top/u_ddr_top/u_mig/inst/u_ddr3_mem_intfc/u_mig_ddr3_phy/inst/u_ddr_iob/genByte[1].u_ddr_iob_byte/genBuf[0].genblk1.OBUF', Instance u_pd_main/u_core_top/u_ddr_top/u_mig/inst/u_ddr3_mem_intfc/u_mig_ddr3_phy/inst/u_ddr_iob/genByte[1].u_ddr_iob_byte/genBuf[0].genblk1.OBUF can not be placed in OUTBUF of site IOB_X0Y68 because the bel is occupied by u_pd_main/u_core_top/u_ddr_top/u_mig/inst/u_ddr3_mem_intfc/u_mig_ddr3_phy/inst/u_ddr_iob/genByte[5].u_ddr_iob_byte/genBuf[3].genblk1.OBUF(port:c0_ddr3_addr[8]). This could be caused by bel constraint conflict [/projusers/t0337af8/ZIV/UT0337A/UT0337A/0808_ASUS/ASUS_with_NEW_diff_DDR/FPGA/arc_ddr_no_pisp/db_arc_ddr_no_pisp_vivado_run/pad_top_edif.xdc:2616] Resolution: When using BEL constraints, ensure the BEL constraints are defined before the LOC constraints to avoid conflicts at a given site. thanks ~SN 0
2018-10-31 16:23:22　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报凌云志相关推荐 • 无法设置端口的LOC属性 4032 • Vivado 12-1411无法设置端口的LOC属性 33758 • 使用Tri Mode以太网MAC IP实现Vivado 2013.4发生严重警告 7622 • 配置VC709连接套件上的SFP接口怎么实现？ 2185 • 为什么Vivado 12-1411无法在PCIe端口上设置端口的LOC属性警告消防员？ 29712 • 无法标记实例固定的bel位置，无效BEL 3434 • 如何通过Vivado修复设计路由 2752 • Vivado无法修复保持违规的解决办法？ 3154 • 执行picxo v2.6 pre_opt.tcl期间的严重警告 2260 • 请问如何在Vivado项目中实例化hdl系统生成器输出的多个实例》 2232 1个回答

答案对人有帮助，有参考价值 0 你好@ snchao 您使用Vivado GUI或脚本来运行综合和实现吗？您是否在精心设计或综合设计中将位置分配给MIG引脚并运行report_drc以确保引脚排列有效？当您更改MIG引脚排列时，您需要从opt_design阶段重新运行实现。谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题张贴。如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）以上来自于谷歌翻译以下为原文 Hi @snchao Are you using Vivado GUI or scripts to run synthesis and implementation? Did you assign the locations to MIG pins on elaborated or synthesized design and run report_drc to ensure pinout is valid? You will need to rerun implementation from opt_design stage when you change the MIG pinout. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left)

2018-10-31 16:30:48 评论举报石俊梅