完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,当我使用picxo(v2.6)时,它有一些严重警告。我没有限制picxo; Dosethese警告影响了picxo的工作?
笔记:vivado 2016.1 pre_opt.tcl: [vivado 12-3346]无法在实例U_xx / U_xx / U_xx / PICXO_FRACXO_0_i / U0 / inst_picxo_top / obsawdkjh4ob / obsaiuran4bscm4fvcd上打印'LOCK_PINS'。 该单元格位于SLICE_X354Y120。 该单元格已具有“LOCK_PINS”属性。 请在取消新单元格之前取消单元格并重置属性。[lin:636] [vivado 12-3346]在实例U_xx / U_xx / U_xx / PICXO_FRACXO_0_i / U0 / inst_picxo_top / obsawdkjh4ob /````上无法实现'LOCK_PINS'。 该单元格位于SLICE_X354Y120。 该单元格已具有“LOCK_PINS”属性。 请在取消新单元格之前取消单元格并重置属性。[lin:636] [vivado 12-3346]在实例U_xx / U_xx / U_xx / PICXO_FRACXO_0_i / U0 / inst_picxo_top / obsawdkjh4ob /````上无法实现'LOCK_PINS'。 该单元格位于SLICE_X354Y120。 该单元格已具有“LOCK_PINS”属性。 请在取消新单元格之前取消单元格并重置属性。[lin:636] ` ` ` 以上来自于谷歌翻译 以下为原文 Hi, when i use the picxo(v2.6) , it has some critical warnings . I didn't restrict the picxo; Dose these warnings effect the picxo's work? notes: the vivado 2016.1 pre_opt.tcl : [vivado 12-3346] could not propety 'LOCK_PINS' on instance U_xx/U_xx/U_xx/PICXO_FRACXO_0_i/U0/inst_picxo_top/obsawdkjh4ob/obsaiuran4bscm4fvcd. The cell is placed at the SLICE_X354Y120. The cell already has a "LOCK_PINS" property. please unplase the cell and reset the property prior to applying anew value.[lin:636] [vivado 12-3346] could not propety 'LOCK_PINS' on instance U_xx/U_xx/U_xx/PICXO_FRACXO_0_i/U0/inst_picxo_top/obsawdkjh4ob/````. The cell is placed at the SLICE_X354Y120. The cell already has a "LOCK_PINS" property. please unplase the cell and reset the property prior to applying anew value.[lin:636] [vivado 12-3346] could not propety 'LOCK_PINS' on instance U_xx/U_xx/U_xx/PICXO_FRACXO_0_i/U0/inst_picxo_top/obsawdkjh4ob/````. The cell is placed at the SLICE_X354Y120. The cell already has a "LOCK_PINS" property. please unplase the cell and reset the property prior to applying anew value.[lin:636] ` ` ` |
|
相关推荐
2个回答
|
|
打开实施的设计时,您会收到这些警告吗?
或者当你运行实现? 如果它们在您打开实现的设计时出现,您可以忽略它们。 以上来自于谷歌翻译 以下为原文 Do you get these warning when you open the implemented design? Or when you run implementation? If they occur when you open the implemented design, you can just ignore them. |
|
|
|
好吧,当我打开已实现的design.thanks时,它们会发生
以上来自于谷歌翻译 以下为原文 ok,they occur when I open the implemented design.thanks |
|
|
|
只有小组成员才能发言,加入小组>>
2388 浏览 7 评论
2803 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2438 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
765浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
549浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
379浏览 1评论
1972浏览 0评论
689浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-27 12:57 , Processed in 1.236278 second(s), Total 78, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号