配置VC709连接套件上的SFP接口怎么实现？

嗨，我正在尝试配置VC709连接套件上的SFP接口。
由于接口需要差分输出，因此我使用了OBUFDS宏。
我一直试图通过接口建立至少一些基本通信。verilog代码和XDC文件如下：module sub_module_out（输入gpio_sw，输出txp_buf，输出txn_buf）; OBUFDS＃（。IOSTANDARD（“DIFF_HSTL_II_18”），。SLEW（
“SLOW”））OBUFDS_inst（.O（txp_buf）,. OB（txn_buf）,. I（gpio_sw））;
endmodule
xdc：set_property PACKAGE_PIN AV30 [get_ports gpio_sw] set_property PACKAGE_PIN AP4 [get_ports txp_buf] set_property PACKAGE_PIN AP3 [get_ports txn_buf]
我在流程的不同阶段得到以下警告和错误：综合[Vivado 12-1411]无法设置端口的LOC属性，无法扩展宏实例OBUFDS_inst [“/ opt / Xilinx / Vivado / 2014 / project_optotesting / project_optotesting.srcs
/constrs_1/imports/new/pin_config.xdc":2]
实现：[Vivado 12-1411]无法设置端口的LOC属性，无法扩展宏实例OBUFDS_inst [“/opt/Xilinx/Vivado/2014.4/project_optotesting/project_optotesting.srcs/constrs_1/imports/new/pin_config.xdc":2]
Bitsream生成：[Drc 23-20]规则违规（NSTD-1）未指定的I / O标准 - 3个逻辑端口中的3个使用I / O标准（IOSTANDARD）值'DEFAULT'，而不是用户指定的特定值。
这可能导致I / O争用或与电路板电源或连接不兼容，从而影响性能，信号完整性或在极端情况下导致设备或其所连接的组件受损。
要更正此违规，请指定所有I / O标准。
除非所有逻辑端口都定义了用户指定的I / O标准值，否则此设计将无法生成比特流。
要允许使用未指定的I / O标准值创建比特流（不推荐），请使用以下命令：set_property SEVERITY {Warning} [get_drc_checks NSTD-1]。
注意：使用Vivado运行基础结构（例如，launch_runs Tcl命令）时，将此命令添加到.tcl文件，并将该文件添加为执行运行的write_bitstream步骤的预挂钩。
问题端口：gpio_sw，txp_buf，txn_buf。[Drc 23-20]规则违规（UCIO-1）无约束逻辑端口 - 3个逻辑端口中的2个没有用户分配特定位置约束（LOC）。
这可能导致I / O争用或与电路板电源或连接不兼容，从而影响性能，信号完整性或在极端情况下导致设备或其所连接的组件受损。
要更正此违规，请指定所有引脚位置。
除非所有逻辑端口都定义了用户指定的站点LOC约束，否则此设计将无法生成比特流。
要允许使用未指定的引脚位置创建比特流（不推荐），请使用以下命令：set_property SEVERITY {Warning} [get_drc_checks UCIO-1]。
注意：使用Vivado运行基础结构（例如，launch_runs Tcl命令）时，将此命令添加到.tcl文件，并将该文件添加为执行运行的write_bitstream步骤的预挂钩。
问题端口：txp_buf，txn_buf。
任何人都可以指出什么是错误或建议任何替代实施