完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我想配置寄存器初始值。 有任何约束(UCF)可以实现吗? 环境 - Virtex6 - ISE 14.7 以上来自于谷歌翻译 以下为原文 Hello I want to configure register initial value. Have any constraint(UCF) can implement? Environment -- Virtex6 -- ISE 14.7 |
|
相关推荐
4个回答
|
|
FPGA使用默认初始值,在启动后立即执行progaramme。
对于任何特定值,您可以使用内存初始化。 对于注册,您可以直接在代码中定义。 您也可以使用data2mem实用程序 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 以上来自于谷歌翻译 以下为原文 FPGA use default initial value which will progaramme immediately after power on . For any specific value you can use memory initialization. For register you can define directly in your code. You can also use data2mem utility as well Thanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
你好@ balkris
我想配置DFF初始值。 以上来自于谷歌翻译 以下为原文 Hello @balkris I want to configure DFF initial value. |
|
|
|
您只需初始化HDL代码即可。
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 以上来自于谷歌翻译 以下为原文 You can just initialize in your HDL code .Thanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
嗨@ quincyq2003,
你能分享用于初始化FF的代码吗? 因为FF的值会随着时钟边沿而改变,如果你使用的是高频时钟,那么你可能无法注意到它。 谢谢,Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ 以上来自于谷歌翻译 以下为原文 Hi @quincyq2003, Can you share the code used to initialize FF? Because the value of FF will change with the clock edge and if you are using high frequency clock then you may not be able to notice the same. Thanks, Arpan ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 11:08 , Processed in 1.099315 second(s), Total 51, Slave 44 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号