完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨!
我通过IBUFDS从sp605板上的gtp tranceivers路由125MHz时钟参考。 仍然有以下错误 错误:位置:1073 - Placer无法为组件创建RPM [BUFDS_RPMs] BUFDS类型为clkingen_ML_BUFDS,原因如下。 这个问题的原因: 与此结构相关的一些逻辑被锁定。 这应该导致 要锁定的其余逻辑。 我们应该找到一个问题 将BUFDS clkingen_ML_BUFDS放在芯片边缘以便满足 这个逻辑的相对位置要求。 以下组件 是这个结构的一部分: 错误:位置:1073 - Placer无法为组件创建RPM [BUFDS_RPMs] BUFDS类型为clkingen_ML_BUFDS,原因如下。 这个问题的原因: 与此结构相关的一些逻辑被锁定。 这应该导致 要锁定的其余逻辑。在站点IPAD_X1Y4上发现了一个问题 在哪里我们必须放置BUFDS clkingen_ML_BUFDS以满足亲属 这种逻辑的放置要求。 IPAD brefclk_p似乎已经存在 放在那里使这个设计不可替代。 以下组件 是这个结构的一部分: 错误:包装:1654 - 时序驱动的放置阶段遇到错误。 我创建了一个XCF来删除自动缓冲区放置: 开始模型“remove_ibuf” NET“brefclk_p”buffer_type = none; NET“brefclk_n”buffer_type = none; 结束; 哪里不对? 谢谢。 以上来自于谷歌翻译 以下为原文 Hi! I am routing the 125MHz clock reference from the gtp tranceivers on the sp605 board through an IBUFDS. Still getting the following errors ERROR:Place:1073 - Placer was unable to create RPM[BUFDS_RPMs] for the component clkingen_ML_BUFDS of type BUFDS for the following reason. The reason for this issue: Some of the logic associated with this structure is locked. This should cause the rest of the logic to be locked. A problem was found where we should place BUFDS clkingen_ML_BUFDS off the edge of the chip in order to satisfy the relative placement requirement of this logic. The following components are part of this structure:ERROR:Place:1073 - Placer was unable to create RPM[BUFDS_RPMs] for the component clkingen_ML_BUFDS of type BUFDS for the following reason. The reason for this issue: Some of the logic associated with this structure is locked. This should cause the rest of the logic to be locked.A problem was found at site IPAD_X1Y4 where we must place BUFDS clkingen_ML_BUFDS in order to satisfy the relative placement requirements of this logic. IPAD brefclk_p appears to already be placed there which makes this design unplaceable. The following components are part of this structure:ERROR:Pack:1654 - The timing-driven placement phase encountered an error. I created a XCF to remove the automatic buffer placement: BEGIN MODEL "remove_ibuf"NET "brefclk_p" buffer_type = none;NET "brefclk_n" buffer_type = none;END; What is wrong? Thanks. |
|
相关推荐
3个回答
|
|
嗨!
我已经解决了。 你的ug526有一个错误: 第33页:差分时钟极性反转。 再见。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi! I've solved it. There is an error in your ug526: pag 33: differential clock polarity is inverted. bye. View solution in original post |
|
|
|
嗨,
看起来您正在为GTP的参考时钟输入实例化IBUFDS。 您要将时钟p和n引脚连接到哪个封装引脚? 你是否将它们连接到GT专用引脚? 您是否在实例化中连接IBUFDS的p和n侧? 谢谢, 迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 以上来自于谷歌翻译 以下为原文 Hi, It looks like you are instantiating IBUFDS for reference clock input of GTP. To which package pins are you connecting the clock p and n pins? Are you connecting them to the GT dedicated pins? Are you connecting the p and n sides of IBUFDS in instantiation? Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
嗨!
我已经解决了。 你的ug526有一个错误: 第33页:差分时钟极性反转。 再见。 以上来自于谷歌翻译 以下为原文 Hi! I've solved it. There is an error in your ug526: pag 33: differential clock polarity is inverted. bye. |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 19:12 , Processed in 1.193077 second(s), Total 53, Slave 46 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号