完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1811
|
嗨，
我正在为VC707eval板实现一个简单的VHDL程序，并且很难使用系统时钟。 时钟是LVDS 200 Hz时钟。 我在XDC文件中定义了SYSCLK_P / _N引脚。需要在代码中实例化差分输入和输出缓冲区。 你知道如何在VHDL代码中实例化LVDS缓冲区吗？ 感谢你的帮助，奥利维尔 
0
|
|
相关推荐
8个回答
|
|
|
IBUFDS_inst：IBUFDSgeneric map（ - DIVISOR => 2604，DIFF_TERM => TRUE， - Differential TerminationIBUF_LOW_PWR => TRUE， - 参考I / O标准的低功耗（TRUE）与性能（FALSE）设置IOSTANDARD =>“DEFAULT”
）端口映射（O => sys_clk， - 缓冲区outputI => sys_clk_p， - Diff_p缓冲区输入（直接连接到顶级端口）IB => sys_clk_n - Diff_n缓冲区输入（直接连接到顶级端口）） ; 在原帖中查看解决方案 |
|
|
|
|
|
IBUFDS_inst：IBUFDSgeneric map（ - DIVISOR => 2604，DIFF_TERM => TRUE， - Differential TerminationIBUF_LOW_PWR => TRUE， - 参考I / O标准的低功耗（TRUE）与性能（FALSE）设置IOSTANDARD =>“DEFAULT”
）端口映射（O => sys_clk， - 缓冲区outputI => sys_clk_p， - Diff_p缓冲区输入（直接连接到顶级端口）IB => sys_clk_n - Diff_n缓冲区输入（直接连接到顶级端口）） ; |
|
|
|
|
|
嗨，
请参阅本文档第171页中提供的代码 http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_4/7series_hdl.pdf 库UNISIM;使用UNISIM.vcomponents.all; - IBUFGDS：差分全局时钟输入缓冲器 - 7系列 - Xilinx HDL库指南，版本13.4IBUFGDS_inst：IBUFGDSgeneric map（DIFF_TERM => FALSE， - Differential TerminationIBUF_LOW_PWR => TRUE， - 参考I / O标准的低功耗（TRUE）与性能（FALSE）设置IOSTANDARD =>“DEFAULT”）端口映射（O => O， - 时钟缓冲器输出I => I， - Diff_p时钟缓冲器输入（ 直接连接到顶级端口）IB => IB - Diff_n时钟缓冲输入（直接连接到顶级端口））; - IBUFGDS_inst实例化结束 --Hem -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
|
|
嗨，
此外，您还可以使用选择向导为verilog / vhdl生成用于数据和时钟的输入/输出single_ended / differential buffer的代码。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
请参考以下链接文档，其中包含所有编码模板，包括VHDL代码中的LVDS缓冲区
http://www.xilinx.com/support/documentation/sw_manuals_j/xilinx14_7/7series_hdl.pdf _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
我可以使用此时钟作为GTXrefclock或使用DCM点击Init（时钟管理）吗？
|
|
|
|
|
|
你好
否，建议不要使用MMCM或PLL为收发器生成参考时钟。 http://www.xilinx.com/support/answers/53500.html 您应该使用高质量的时钟源直接驱动它，VC707用户指南为您提供有关收发器时钟选项的更多详细信息。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2371 浏览 7 评论
2790 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2257 浏览 9 评论
3331 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2420 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
744浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
531浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
349浏览 1评论
749浏览 0评论
1950浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
397
