如何在Verilog中为Virtex-5使用IBUFDS，OBUFDS（差分信号缓冲器）

你好，
我正在使用Virtex 5和INPUTS和OUTPUTS的一些高速差分信号。
我知道我必须使用缓冲区，但我不太确定如何在Verilog中编写代码。
因此，我有两个问题：
1.我在哪里实例化IBUFDS和OBUFDS？
2.我可以将它们放在我的顶层模块中，如下所示吗？
3.IBUFDS和OBUFDS之后的符号“＃”是什么？
谢谢你的帮助。
module_signals_test_top模块（
输入CLOCK_IN_P，
输入CLOCK_IN_N，
输入[15：0] DATA_IN_P，
输入[15：0] DATA_IN_P，
//输出CLOCK_OUT_P，
//输出CLOCK_OUT_N，
输出[15：0] DATA_IN_BUFF
）
reg CLOCK_IN;
reg CLOCK_OUT;
reg [15：0] DATA_IN;
reg [15：0] DATA_IN_BUFF;
IBUFDS＃（
.CAPACITANCE（ “DONT_CARE”），
.DIFF_TERM（ “FALSE”），
.IBUF_DELAY_VALUE（ “0”），
.IFD_DELAY_VALUE（ “AUTO”），
.IOSTANDARD（ “DEFAULT”）
）IBUFDS_inst（
.O（CLOCK_IN），
.I（CLOCK_IN_P），
.IB（CLOCK_IN_N）
）;
OBUFDS＃（
.IOSTANDARD（ “DEFAULT”）
）OBUFDS_inst（
.O（CLOCK_OUT_P），
.OB（CLOCK_OUT_N），
.I（CLOCK_OUT）
）;
IBUFDS＃（
.CAPACITANCE（ “DONT_CARE”），
.DIFF_TERM（ “FALSE”），
.IBUF_DELAY_VALUE（ “0”），
.IFD_DELAY_VALUE（ “AUTO”），
.IOSTANDARD（ “DEFAULT”）
）IBUFDS_inst（
.O（DATA_IN），
.I（DATA_IN_P），
.IB（DATA_IN_N）
）;
//发送CLOCK_OUT
//在每个CLOCK_IN处将DATA_IN锁存到另一个BUFFER
总是@（posedge CLOCK_IN）
开始
DATA_IN_BUFF DATA_IN;
结束
endmodule
消息由kevintruong在03-07-2010 12:50 AM编辑