完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，我正在尝试学习如何使用xflow在命令行实现我的设计。
有没有办法指定一个额外的目录来检查ngc文件？ 我有许多coregen模块，我保存在与我的项目不同的目录中，需要将其包含在实现中。 以上来自于谷歌翻译 以下为原文 Hi I'm trying to learn how to use xflow to implement my design at command line. Is there any way to specify an extra directory to be checked for ngc files? I have many coregen modules that I keep in different directory from my project which need to be included for implementation. 
0
|
|
相关推荐
2个回答
|
|
|
您可以使用ngdbuild -sd选项指向搜索目录以从中获取NGC模块网表。
如果您使用的是xflow，则可以在xflow选项文件中指定此选项。 有关更多详细信息，请参阅“命令行工具用户指南”的第23章中介绍了Xflow：http：//www.xilinx.com/support/documentation/sw_manuals/xilinx12_1/devref.pdf。 以上来自于谷歌翻译 以下为原文 You can use the ngdbuild -sd option to point to a search directory to pick up NGC module netlists from. If you're using xflow, you can specify this option in an xflow option file. For more details, Xflow is documented in Chapter 23 of the Command Line Tools User Guide: http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_1/devref.pdf. |
|
|
|
|
|
嗨，
我已经为内存元素生成了核心。我已经确定了它。现在我想使用xflow命令生成位文件。我在下面写了命令： xflow -p xc4vlx25ff676-12 -synth xst_verilog.opt -imlement balanced.opt -config bitgen.opt mem32.v 我得到了以下错误： mem.ngc无法与块合并，因为在文件中找不到块上的一个或多个引脚。 我的查询是： 1）如何为核心gen函数编写xflow命令行？ 2）如何为UCF使用xflow命令??? 3）我们是否需要在命令行中提及.ngc？ 工具：ISE 13.1 设备：的Virtex4 mem32.v是我实例化核心模块的顶层模块。 问候， 迪帕 以上来自于谷歌翻译 以下为原文 Hi, I have generated the core for memory element.And i have constarined it.Now i want to generate bit file using xflow command .I hvae written below command : xflow -p xc4vlx25ff676-12 -synth xst_verilog.opt -imlement balanced.opt -config bitgen.opt mem32.v i got the error given below: mem.ngc cant be merged with block because one or more pins on the block were not found in the file. my query is : 1)how to write xflow command line for core gen function?? 2)how to use xflow command for UCF ??? 3)Do we need to mention .ngc in the command line?? Tool:ISE 13.1 Device:Virtex4 mem32.v is the top module in which i have instantiated the core module . Regards, Deepa |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1969
评论
淘帖
1745
