完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
你好,
我正在使用XFLOW,同时执行命令: xflow -p xc6vlx550t-1-ff1759 -synth xst_verilog.opt -implement balanced.opt -config bitgen.opt mydesign.prj 它给了我错误: 错误:HDLC编译器:806“/Desktop/mydesign/trial_synth/mydesign.prj”第1行:“../../design_files/add_csa.v”附近的语法错误 还请你告诉我如何在.opt文件中给出verilog include目录,因为它给了我一个警告,包括目录src不存在,尽管它存在。 请告诉我在.opt文件中的writeimplementation命令选项。 如果你能给我发送样本XFLOW文件,运行一个设计,我将非常感谢你。 问候, 潘卡 |
|
相关推荐
1个回答
|
|
嗨,
源文件应位于绝对路径中 要么 您可以输入以下命令,在当前目录中创建目录sub1: xflow -fsim generic_verilog.opt -wd sub1 testclk.v --Hem -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2378 浏览 7 评论
2793 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2260 浏览 9 评论
3334 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2426 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
753浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
540浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
363浏览 1评论
1957浏览 0评论
680浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-20 22:43 , Processed in 1.065455 second(s), Total 47, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号