[问答]

可以像coregen一样打包我自己的HDL代码吗？

问答对人有帮助，内容完整，我也想知道答案 0 我已经开发了一些通用的HDL代码，我想像coregen一样使用它们。可以像核心生成的IP一样打包这些HDL代码（或IP核）吗？以上来自于谷歌翻译以下为原文 I've developed some general HDL Code, I want to use them like coregen. Can I package these HDL Code (or IP Core) like coregen generated IP? 0
2019-1-11 14:55:13　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答举报王盼盼相关推荐 • 请问谁用过BCB6.0编写过像串口调试软件一样的例子代码吗? 1105 • 是否可以像TouchGFX Designer的示例一样创建一个UI模板？ 231 • allegro能像AD一样打印负片吗? 4949 • 请问FPGA能像C语言一样对位操作吗？ 1449 • 我们可以在电脑上识别出一个像U盘一样的盘符吗？ 891 • 多个VI前面板可以像IE浏览器的新选项卡一样多个打开么 3705 • RTThread studio怎么像MDK一样管理工程呢？ 592 • PADS9.3可以像PROTEL一样直接在元件焊盘上显示网络吗? 12558 • 为什么SDHC卡像SDSC一样响应ACMD41？ 255 • Cadence 16.5 Concept HDL原理图打包反标后电源、地网络显示为红色 5625 2个回答

答案对人有帮助，有参考价值 0 您好...是的，有一种方法，但我不知道它是否正是您寻求的。您可以将您的设计保存为宏（RPM）。请查看以下链接以获取更多信息..... http：//toolbox.xilinx.com/docsan/xilinx82/help/iseguide/mergedProjects/floorplanner/html/fp_p_creating_reusable_core.htmhttp：//toolbox.xilinx.com/docsan/ xilinx8 /帮助/ iseguide / mergedProjects /布局规划/ HTML / fp_hidd_write_rpm.htmhttp：//toolbox.xilinx.com/docsan/xilinx8/help/iseguide/html/ise_imp_strategies_using_fpga_editor.htmhttp：//toolbox.xilinx.com/docsan/xilinx8/ help / iseguide / mergedProjects / fpga_editor / html / fe_p_save_design_macrofile.htm希望这有助于.... George 以上来自于谷歌翻译以下为原文 Hello... Yes there is a way but I don't know if it is exactly what you seek. You can save your design as a macro (RPM). Check the links below for more info..... http://toolbox.xilinx.com/docsan/xilinx82/help/iseguide/mergedProjects/floorplanner/html/fp_p_creating_reusable_core.htm http://toolbox.xilinx.com/docsan/xilinx8/help/iseguide/mergedProjects/floorplanner/html/fp_hidd_write_rpm.htm http://toolbox.xilinx.com/docsan/xilinx8/help/iseguide/html/ise_imp_strategies_using_fpga_editor.htm http://toolbox.xilinx.com/docsan/xilinx8/help/iseguide/mergedProjects/fpga_editor/html/fe_p_save_design_macrofile.htm Hope this helps.... George

2019-1-11 15:05:16 评论举报吕声城

答案对人有帮助，有参考价值 0 嗨，我想在Coregen中插入自己的IP。在ISE11中可以做到这一点吗？ Coregen是否允许用户插入自己的IP？如果有可能，怎么做？谢谢，伊万以上来自于谷歌翻译以下为原文 Hi, I would like to insert my own IP in the Coregen. Is it possible to do that in ISE11? Does Coregen allow users to insert their own IP? If it is possible, how to do that? Thanks, Ivan

2019-1-11 15:16:49 评论举报乔占宽