1080P30FPS使用AN7799提交Buffer Failure

谢谢你的帮助。我明天再试试。为了澄清，计数是指LDHDATAYCOUNT和LDADADRY计数吗？通过增加计数到3，你的意思是3KBS吗？我假设如果你使用你所给的链接中的等式，我会得到那个值。再次感谢
                    
                    
               
                                                                                      以下为原文
                                            Thanks for the help. I'll try that tomorrow. Just to clarify, by count do you mean LD_DATA_COUNT and LD_ADDR_COUNT? And by increasing count to 3, do you mean 3KBs? I assume if I use the equation in the link you gave I will get  that value. Thanks again

约恩
我已经编辑了以上的响应，以提供更好的清晰度。
请核对一下。
                    
                    
               
                                                                                      以下为原文
                                            Eoin,
 
I have edited the above response to provide better clarity.
Please check it.

好的，我已经做了如下。
在UVC中。
0x00，0xC0，0x00，0x00 /*NO的字节设备可以在单个有效载荷*///改为48 kb
在UVC中
CyfxFuxUvcl StudioBuffy计数（2）/ /从4变
在UVC C中计数为2。
在GPIF
LDRXDATAL计数和LDRADADR计数为24567。
现在溪流不会冻结在第一帧。然而，我仍然在获得“提交缓冲区失败”。我正在改变YUV值，当我试图改变V值时，应该把图像变成红色，我得到红色和蓝色的随机线。所以我的信号正在改变U和V值。
                    
                    
               
                                                                                      以下为原文
                                            Ok I've done the following.
In uvc.c glprobe.
0x00, 0xC0, 0x00, 0x00 /*No of bytes device can rx in single payload*/ //changed to 48KB
 
in uvc.h
Changed  CY_FX_UVC_STREAM_BUF_COUNT (2) //changed from 4
with changes dmaMultiConfig.count to 2 in uvc.c
 
In GPIF
LDR_DATA_COUNT and LDR_ADDR _COUNT to 24567.
 
Now the stream isn't freezing on the first frame. However I am still getting "Commit Buffer Failure". I'm changing the YUV values live and when I try to change the V value which should turn the image red, I get random lines of red and blue. So my signal is changing U and V values.

约恩
请测量HSYNC、VSYNC和PCLK值，并在此共享。
当ANP77.9中有提交缓冲区时，您是否正在进行DMAIRead？
                    
                    
               
                                                                                      以下为原文
                                            Eoin,
 
Please measure the HSYNC, VSYNC and PCLK values and share it here.
Are you doing the DMA_RESET when there is Commitbuffer as did in AN75779?

我用示波器和逻辑分析仪测量了HSYNC和VSYNC。
H同步是43.84千赫或22.81我们。它是20美元，然后是2.81US低。
V同步为30.01赫兹或33.33毫秒，高24.62毫秒，低86ms。
当VSUNC低时，HSYNC低。在VSYNC的高部分内有1080个HSYCC周期。所以我知道在一帧中有1080行。
PCLK时钟是96MHz，我不能在我的逻辑分析仪上测量它，但是需要2个PCLK来写2个像素和1920 /96MHZ＝20US。我相信这些价值观是正确的。
我真的不明白你说的什么dma_reset。我已经连接了CXL5上的FX3复位到我的FPGA代码中的复位输入。我的FX3送到FPGA初始复位测量并重置HSYNC和VSYNC值和计数器设定值。
我从an75779示例代码的工作，和其他的变化我是禁用sensor.c/sensorinit。所以我很肯定dma_reset是相同的。
                    
                    
               
                                                                                      以下为原文
                                            I measured HSYNC and VSYNC with an oscilloscope and a Logic analyzer.
H SYNC is 43.84 kHz or 22.81 us. It's 20 us high then 2.81us low
V Sync is 30.01 Hz or 33.33ms. It's 24.62 ms high, 8.6ms low.
 
HSYNC is low when VSYNC is low. Within the high part of VSYNC there are 1080 HSYNC periods. So I know that there 1080 line been written within one frame.
 
The PCLK clock is 96Mhz, I can't measure it on my logic analyzer, but takes 2 PCLK to write 2 pixels and 1920 / 96MHz = 20us. I'm confidence that these values are right.
 
I don't really understand what you mean by DMA_RESET. I have connected the FX3 RESET on CTRL5 to the reset input in my FPGA code. I measured the initial reset sent by the FX3 to the FPGA and it does reset the HSYNC and VSYNC values and the counters used set those values.
 
I am working from the AN75779 example code, and the only other change I'v made is disabling sensor.c/SensorInit. So I'm pretty sure that the DMA_RESET is the same.