扫一扫,分享给好友
准备基于FPGA使用verilog HDL设计一个数字时钟,时间24小时、60分钟、60秒钟的计数,对应完成后的block图如下:
之前的版本,实现了基础的自动计时功能,但是调时功能存在问题,所以就进行了重构;
发布
FPGAfpga
【紫光同创盘古PGX-MINI-4K教程】——(盘古PGX-MINI-4K开发板/PGC4KD-6ILPG144第五章)序列检测器实验例程
【紫光同创盘古PGX-Nano教程】——(盘古PGX-Nano开发板/PG2L50H_MBG324第六章)串口收发实验例程
【紫光同创盘古PGX-Nano教程】——(盘古PGX-Nano开发板/PG2L50H_MBG324第五章)数码管动态显示实验例程
【紫光同创盘古PGX-Nano教程】——(盘古PGX-Nano开发板/PG2L50H_MBG324第四章)静态数码管显示实验例程
【紫光同创盘古PGX-Lite 7K教程】——(盘古PGX-Lite 7K开发板/PGC7KD-6IMBG256第五章)序列检测器实验例程
基于树莓派5的RTL仿真体验
FPGA基础知识学习
关于FPGA IP核
【紫光同创盘古PGX-Nano教程】——(盘古PGX-Nano开发板/PG2L50H_MBG324第三章)键控流水灯实验例程
盘古PGX-Mini 4K开发板一览
电子发烧友网
电子发烧友论坛