完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我使用的是virtex 5 FPGA。 我正在运行外部10Mhz时钟信号来运行二进制计数器。 当我尝试使用DCM时,它表示最低频率为32MHz。 可以将此信号运行到FPGA的i / o输入并通过全局clk运行吗? 谢谢 以上来自于谷歌翻译 以下为原文 Hi, I am using virtex 5 FPGA. I am running external 10Mhz clock signal to run binary counter. When i tried to use DCM it said minimum frequency is 32MHz. can run this signal to i/o input of FPGA and run it through global clk? Thanks |
|
相关推荐
1个回答
|
|
是,
全局时钟没有频率下限。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 Yes, The global clocks have no lower frequency limit. Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2179 浏览 7 评论
2617 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2090 浏览 9 评论
3156 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2212 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
451浏览 1评论
1541浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2184浏览 0评论
516浏览 0评论
1658浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-14 15:14 , Processed in 1.223042 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号