完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你能告诉我用户逻辑是什么吗?
我理解的是user_logic是vhdl模板的主/从ip实现的? 我对吗? 无论如何,如果你能详细说明一下,我会很高兴 非常感谢您的帮助!! |
|
相关推荐
2个回答
|
|
User_logic是一段代码(RTL或原理图等),它实现了用户想要对IP做的事情。
IP生成为您提供了IP实例化模板,您可以在代码中实例化并将user_logic连接到此块以使IP执行您想要的操作。假设您需要设计一个接收网络数据的系统,在存储后处理它们 发送出去。 您的IP将是DDR控制器,以太网MAC等,user_logic将是从MAC接收数据包的代码,将它们写入内存/进程并将它们发送到另一个MAC。 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 在原帖中查看解决方案 |
|
|
|
User_logic是一段代码(RTL或原理图等),它实现了用户想要对IP做的事情。
IP生成为您提供了IP实例化模板,您可以在代码中实例化并将user_logic连接到此块以使IP执行您想要的操作。假设您需要设计一个接收网络数据的系统,在存储后处理它们 发送出去。 您的IP将是DDR控制器,以太网MAC等,user_logic将是从MAC接收数据包的代码,将它们写入内存/进程并将它们发送到另一个MAC。 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
只有小组成员才能发言,加入小组>>
2180 浏览 7 评论
2617 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2090 浏览 9 评论
3156 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2213 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
453浏览 1评论
1541浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2185浏览 0评论
516浏览 0评论
1658浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-15 00:52 , Processed in 1.051430 second(s), Total 50, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号