完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你能告诉我用户逻辑是什么吗？
我理解的是user_logic是vhdl模板的主/从ip实现的？ 我对吗？ 无论如何，如果你能详细说明一下，我会很高兴 非常感谢您的帮助!! 
0
|
|
相关推荐
2个回答
|
|
|
User_logic是一段代码（RTL或原理图等），它实现了用户想要对IP做的事情。
IP生成为您提供了IP实例化模板，您可以在代码中实例化并将user_logic连接到此块以使IP执行您想要的操作。假设您需要设计一个接收网络数据的系统，在存储后处理它们 发送出去。 您的IP将是DDR控制器，以太网MAC等，user_logic将是从MAC接收数据包的代码，将它们写入内存/进程并将它们发送到另一个MAC。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 在原帖中查看解决方案 |
|
|
|
|
|
User_logic是一段代码（RTL或原理图等），它实现了用户想要对IP做的事情。
IP生成为您提供了IP实例化模板，您可以在代码中实例化并将user_logic连接到此块以使IP执行您想要的操作。假设您需要设计一个接收网络数据的系统，在存储后处理它们 发送出去。 您的IP将是DDR控制器，以太网MAC等，user_logic将是从MAC接收数据包的代码，将它们写入内存/进程并将它们发送到另一个MAC。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2396 浏览 7 评论
2811 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2278 浏览 9 评论
3356 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2445 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
784浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
558浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
406浏览 1评论
1985浏览 0评论
706浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1538
评论
淘帖
2014
