完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好 ，
我想创建一个自定义的冷杉过滤器，但我没有足够的知识来设计它。 所以我可以访问vivado的fir编译器vhdl代码，这可以帮助我理解流接口和自定义IP块的方法。 我有一个简单的冷杉过滤器的vhdl，我想在zedboard上实现它。 我知道我需要一个Stream Slave和一个Stream Master作为块，但我不知道如何将vhdl代码插入到Zynq的架构中。 请帮帮我 。 信号a，b，c：std_logic_vector（C_M_AXIS_TDATA_WIDTH-1 downto 0）：=（其他=>'0'）; 信号y：std_logic_vector（34 downto 0）：=（其他=>'0'）; 信号k1：std_logic_vector（2 downto 0）：=“011”; 信号k2：std_logic_vector（2 downto 0）：=“010”; - 在这里添加用户逻辑 开始 - 用户逻辑结束 - 在这里添加用户逻辑 处理（X，M_AXIS_ACLK） 开始 if（M_AXIS_ACLK ='1'）和（M_AXIS_ACLK'event） 然后 - VerzögerungvonInputsignale bei jedem clockTakt C 谢谢 houssem 
0
|
|
相关推荐
3个回答
|
|
|
您可以使用自定义外围设备选项http://zedboard.org/content/creating-custom-peripheralhttp://www.fpgadeveloper.com/2014/08/creating-a-custom-ip-block-in-vivado。
htmlhttp：//japan.xilinx.com/direct/ise7_tutorials/import_peripheral_tutorial.pdf 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
你好@ houssem1992，
为什么不使用将在Vivado的IP catlog中出现的FIR编译器LogicCORE IP。 查看产品IP指南： http://www.xilinx.com/support/documentation/ip_documentation/fir_compiler/v7_2/pg149-fir-compiler.pdf 生成IP后，Vivado将创建其实例化模板，该模板可用于在任何Vivado设计中实例化此IP。 --Syed -------------------------------------------------- -------------------------------------------------- --------------------------------------请将帖子标记为答案“接受为解决方案” 以防它有助于解决您的查询。 如果帖子引导到解决方案，请给予赞誉。 -------------------------------------------------- -------------------------------------------------- -------------------------------------- -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
我没有Fir编译器，我想在SDK中测试我的IP块，因为在这一步之后我将实现一个自适应滤波器。
所以如果有人帮我用vhdl或verilog在vivado中编写一个简单的fir过滤器的代码，那将会非常有帮助。 用于输入和主流的从流的块用于输出。 我写了一个代码，但是当我在SDK中测试时，我总是遇到问题。 这是我想在Zedboard上实现它的过程。 处理（X，M_AXIS_ACLK） 开始 if（M_AXIS_ACLK ='1'）和（M_AXIS_ACLK'event） 然后 C 谢谢 houssem |
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2873 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
902
评论
淘帖
1753
