胡燕珍的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

胡燕珍

经验：积分：114

查看完整档案 >>

+关注发私信

他的提问 39 他的回答 193 去回答

回答了问题 2020-5-22 16:02

通过同轴电缆创建简单时钟输出的问题如何解决

玫瑰十一朵玲玲

你好@ mageo17 您是否确保连接到端口clk_out的引脚是具有时钟功能的引脚？问候罗希特 -------------------------------------------------- --------------------------------------------请注意 - 请注明如果提 ...
回答了问题 2020-5-22 15:15

模拟中VRFC表达式有32896个元素哪里出了错

kszdj113

Hi@suraj.kothari 您是否可以分享设计以进一步调查？看到错误消息，很难说出可能导致问题的原因。问候罗希特 RegardsRohit ------------------------------------------------- ------------------------------- ...
回答了问题 2020-5-22 08:21

rxoutclk路由错误的原因是什么

loonor

Hiabhay.kumar@mitel.com 请打开已实现的设计并在tcl控制台中运行以下命令： show_objects -name find_4 [get_nets -hierarchical -top_net_of_hierarchical_group -filter {ROUTE_STATUS ==“UNROUTED”}] 这将列出 ...
回答了问题 2020-5-21 16:04

如何获得每个块的路由资源利用率？

60user34

你好@ shivukumarpatil 我看不出有什么方法可以在Vivado或ISE中获得网络和交换机盒的路由资源利用率。问候罗希特 RegardsRohit ------------------------------------------------- ---------------------------- ...
回答了问题 2020-5-21 15:40

如何获得每个块的路由资源利用率？

60user34

你好@ shivukumarpatil 请参考AR的以下链接。 https://www.xilinx.com/support/answers/54053.html 希望这可以帮助。问候罗希特 RegardsRohit ------------------------------------------------- -------------- ...
回答了问题 2020-5-21 07:14

系统生成器中模拟simulink模型时出现XSim初始化错误的解决办法？

pdsoa

你好@ shobaparnitha 检查下面的类似论坛帖子。 AR的以下链接： https://forums.xilinx.com/t5/DSP-and-Video/SYSTEM-GENERATOR-PROBLEM/td-p/565889 https://www.xilinx.com/support/answers/63044.html 希望这可 ...
回答了问题 2020-5-20 10:55

lsimsimulator模拟设计textio未在库ieee中编译怎么办？

rstech_rd

嗨@ taimur123 如果您的查询已得到解答，请将其标记为已接受的解决方案以关闭该主题问候罗希特 RegardsRohit ------------------------------------------------- --------------------------------------------- ...
回答了问题 2020-5-20 10:49

lsimsimulator模拟设计textio未在库ieee中编译怎么办？

rstech_rd

嗨@ taimur123 请参阅标记为已接受的论坛帖子的以下链接。 https://forums.xilinx.com/t5/Simulation-and-Verification/lack-of-support-for-to-string/td-p/666279 希望这对你真的很有帮助。问候罗希特 --------- ...
回答了问题 2020-5-20 10:25

lsimsimulator模拟设计textio未在库ieee中编译怎么办？

rstech_rd

嗨@ taimur123 如果位置C：\ Xilinx \ 14.7 \ ISE_DS \ ISE \ vhdl \ src \ ieee中存在std_logic_textio.vhd，请检查一次吗？问候罗希特 -------------------------------------------------- ------------------ ...
回答了问题 2020-5-20 06:37

无法在Vivado中更改和添加新实例怎么办

大洼球王

你好@ gtushar 如何在IP核心源文件中进行必要的更改？你在磁盘上更改它吗？请注意，直接在Vivado之外进行修改可能会导致您的更改被删除，因为IP核可能会在流程期间重置或重新生成。将IP内核标记为受用户管理或在进 ...
回答了问题 2020-5-19 09:19

Vivado怎么生成部分位文件？

vmmjuwy

嗨divyams @ 9656 您可以通过发送电子邮件至pr_access@xilinx.com 30天来获取访问权限评估许可。问候罗希特 -------------------------------------------------- -------------------------------------------- ...
回答了问题 2020-5-15 09:22

无法修复Kintex 7上自定义串联配置的错误消息怎么解决？

pailisi

你好@志峰尝试使用lockingrds_IBUF_inst到其他某个阶段区域。您可以通过打开精心设计并从顶部下拉菜单中选择I / O Planning来实现这一目标。问候罗希特 RegardsRohit ----------------------------------------- ...
回答了问题 2020-5-8 07:44

怎么改变模拟编译顺序？

meiqin

嗨@prachojain 请参考AR＃64050的以下链接，该链接清楚地说明了Vivado模拟器的混合语言支持以及它的一些限制。 https://www.xilinx.com/support/answers/64050.html 问候罗希特 RegardsRohit --------------------- ...
回答了问题 2020-5-8 07:22

怎么改变模拟编译顺序？

meiqin

嗨@prachojain Vivado在自动选择编译顺序方面做得很好。有时我们希望工具按特定顺序编译RTL文件（可能是由于包/包头文件/多个源的存在）。请参考AR的以下链接，以了解有关如何手动设置模拟编译顺序的更多信息。 htt ...
回答了问题 2020-5-8 07:04

怎么改变模拟编译顺序？

meiqin

嗨@prachojain 请参考AR＃64050的以下链接，该链接清楚地说明了Vivado模拟器的混合语言支持以及它的一些限制。 https://www.xilinx.com/support/answers/64050.html 问候罗希特 RegardsRohit --------------------- ...

上一页 1 2 345 6 7 8 9 10 ... 13 / 13 页下一页

ta 的专栏

关注

粉丝

搜索历史

站长推荐 /9