完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好@ shivukumarpatil
请参考AR的以下链接。 https://www.xilinx.com/support/answers/54053.html 希望这可以帮助。 问候 罗希特 RegardsRohit ------------------------------------------------- ---------------------------------------------请注意 - 请注明 答案为“接受为解决方案”,如果提供的信息是有帮助的。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- ---------------------- |
|
|
|
|
|
|
|
你好@ shivukumarpatil
我看不出有什么方法可以在Vivado或ISE中获得网络和交换机盒的路由资源利用率。 问候 罗希特 RegardsRohit ------------------------------------------------- ---------------------------------------------请注意 - 请注明 答案为“接受为解决方案”,如果提供的信息是有帮助的。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- ---------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2295 浏览 7 评论
2704 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2189 浏览 9 评论
3270 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2334 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
607浏览 1评论
1667浏览 1评论
168浏览 1评论
635浏览 0评论
1820浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-8 09:16 , Processed in 1.028576 second(s), Total 53, Slave 46 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191