完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
在系统生成器中模拟simulink模型时出现以下错误。
XSim初始化错误:请确保在您的LD_LIBRARY_PATH环境中添加了Vivado库路径C:/Xilinx/Vivado/2015.4/lib/win64.o。 XSim引擎错误:无法初始化sharedlibrary的XSI接口,C: Users Deepa / AppData / Local / Xilinx / Sysgen / SysgenVivado / win64.o / 62fae3a8ab60a1b6d0b2d288144defc4 / xsim.dir / app8bmul_behav / xsimk.dll。 错误:XSim共享库,C: Users Deepa / AppData / Local / Xilinx / Sysgen / SysgenVivado / win64.o / 62fae3a8ab60a1b6d0b2d288144defc4 / xsim.dir / app8bmul_behav / xsimk.dll,不存在。 如何解决这个问题 |
|
相关推荐
3个回答
|
|
你好@ shobaparnitha
检查下面的类似论坛帖子。 AR的以下链接: https://forums.xilinx.com/t5/DSP-and-Video/SYSTEM-GENERATOR-PROBLEM/td-p/565889 https://www.xilinx.com/support/answers/63044.html 希望这可以帮助。 问候 罗希特 RegardsRohit ------------------------------------------------- ---------------------------------------------请注意 - 请注明 答案为“接受为解决方案”,如果提供的信息是有帮助的。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- ---------------------- |
|
|
|
嗨@ shobaparnitha,
你是否按照错误信息中的说明检查路径是否设置正确? 谢谢& 问候,Prathik ----------------------------------------------- ------------------------------------------------请注明 适当的帖子作为答案“接受为解决方案”,以防它有助于解决您的查询。帮助回答 - >给予赞誉------------------------ -------------------------------------------------- --------------------- |
|
|
|
我已经完成了他们在错误消息中提到但仍然遇到了同样的错误。
|
|
|
|
只有小组成员才能发言,加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2431 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
757浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-24 20:46 , Processed in 1.305938 second(s), Total 82, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号