完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，大家好，
我正在尝试模拟设计，我在模拟中遇到了这个问题。 错误：[VRFC 10-664]表达式有32896个元素; 预期32768 [/wrk/2016.2/continuous/2016_06_02_1577090/data/vhdl/src/unisims/primitive/RAMB18E1.vhd:3245] ERROR：[XSIM 43-3322]图书馆工作中顶级Verilog设计单元的静态细化 失败。 谁能告诉我这里可能有什么问题？ 谢谢。 问候， Suraj Kothari 
0
|
|
相关推荐
2个回答
|
|
|
Hi@suraj.kothari
您是否可以分享设计以进一步调查？ 看到错误消息，很难说出可能导致问题的原因。 问候 罗希特 RegardsRohit ------------------------------------------------- ---------------------------------------------请注意 - 请注明 答案为“接受为解决方案”，如果提供的信息是有帮助的。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- ---------------------- |
|
|
|
|
|
嗨@ suraj.kothari
当您提供的参数与已在基元中编码的参数不匹配时，通常会发生这种情况。 检查以下线程，讨论和解决类似问题。 https://forums.xilinx.com/t5/Simulation-and-Verification/Vivado-simulator-strange-error/td-p/667020 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2374 浏览 7 评论
2790 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2257 浏览 9 评论
3331 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2422 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
750浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
536浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
359浏览 1评论
753浏览 0评论
1955浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2266
评论
淘帖
3212
