完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在尝试在Kintex 7上设计一个自定义的串联配置项目。我遇到了一条错误消息，我无法摆脱它。 [DRC 23-20]规则违规（HDTC-6）非阶段一级逻辑非法放置 - 非阶段一逻辑'rds_IBUF_inst'放置在第一阶段Pblock'pblock_rds_IBUF_inst'内的站点'IOB_X0Y9'。 非阶段一逻辑不应放在第一阶段区域内。 我不明白为什么它说rds_IBUF_inst是非阶段一逻辑，因为它只能被阶段1模块访问。 我的第1阶段代码确实使用IDELAYE2和FIFO。 你知道这个错误的原因是什么吗？ 我该怎么做才能解决它？ 附件是.xdc约束文件。 谢谢。 志 constraints.xdc 16 KB 
0
|
|
相关推荐
2个回答
|
|
|
你好@志峰
尝试使用lockingrds_IBUF_inst到其他某个阶段区域。 您可以通过打开精心设计并从顶部下拉菜单中选择I / O Planning来实现这一目标。 问候 罗希特 RegardsRohit ------------------------------------------------- ---------------------------------------------请注意 - 请注明 答案为“接受为解决方案”，如果提供的信息是有帮助的。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- ---------------------- |
|
|
|
|
|
嗨罗希特，
谢谢您的回复。 但是，我确实想在stage 1区域中使用rds_IBUF_inst。 我不明白为什么错误说这是一个非阶段的逻辑。 我检查了我的约束，我确实看到我在第1阶段PBlock中定义了rds_IBUF_inst。 这就是它给我错误的原因。 如果我没有在第1阶段的PBlock中定义它，那个错误就会消失，但我会得到未路由的网络错误： [DRC 23-20]规则违规（RTSTAT-1）未布线的网络 - 1个网络未布线。 问题总线和/或网络是rds_d。 我认为这是因为我在我的Stage 1逻辑中使用了rds_IBUF_inst。 任何建议，将不胜感激。 我一定会尝试一下。 谢谢， 志 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2374 浏览 7 评论
2790 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2257 浏览 9 评论
3331 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2422 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
750浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
536浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
359浏览 1评论
753浏览 0评论
1955浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
596
评论
淘帖
1499
