张奥的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

发帖

张奥

经验：积分：126

查看完整档案 >>

+关注发私信

他的提问 45 他的回答 407 去回答

回答了问题 2020-3-19 10:00

如何在功耗估算xl文件中包含virtex 6系列中的移动DDR io标准

pdsoa

嗨，您的内存部分是什么以及您使用inISE实现的IOstandard是什么？你使用MIG或你自己的phy和控制器吗？问候， Vanitha -------------------------------------------------- ----------------------------------- ...
回答了问题 2020-3-19 09:04

如何计算延迟和吞吐量？

testd020

嗨，我认为延迟和吞吐量是一个很大的主题，并且依赖于deisgn 延迟 - 系统接受下一个输入所需的周期数。例如，如果您的设计可以在每个时钟周期接受新输入，但需要10个周期从输入传播到输出，我们将延迟称为10 吞吐量 ...
回答了问题 2020-3-18 10:45

可以在Spartan 6 FPGA上交换内存控制器地址引脚吗？

daaty

HI， MCB是硬块，因此您可以在内存端交换它们但我不认为FPGA应该知道地址交换，因为您将从同一地址写入和读取请查看以下链接了解更多详情 http://www.xilinx.com/support/answers/34153.html -------------------- ...
回答了问题 2020-3-18 10:05

有没有办法在KC705评估板上同时使用用户时钟作为MIG和GTX的参考时钟？

zoujishi15

嗨，我不知道GTX，但MIG参考时钟没有像系统时钟那样的许多限制。您可以从任何来源驱动它，请参考下面xilinx AR的选项2，关于如何在MIG GUI中选择No Buffer选项，然后将您的时钟连接到ref_clk_1信号 http://www.xil ...
回答了问题 2020-3-18 09:55

重置DPRAM清除所有位置

chm2

嗨， RST断言不清除DPRAM的内容。你需要遵循写入时序并写入整个RAM的深度，然后只有内容将用零替换初始化你可以使用.coe文件填充零 -------------------------------------------------- ------------------------ ...
回答了问题 2020-3-18 09:52

有没有办法在KC705评估板上同时使用用户时钟作为MIG和GTX的参考时钟？

zoujishi15

嗨，我不知道GTX，但MIG参考时钟没有像系统时钟那样的许多限制。您可以从任何来源驱动它，请参考下面xilinx AR的选项2，关于如何在MIG GUI中选择No Buffer选项，然后将您的时钟连接到ref_clk_1信号 http://www.xil ...
回答了问题 2020-3-18 08:08

是否有可能不为7系列FPGA上的HP/HR库供电？

ftdtwerwd

嗨，是的，如果您不需要，可以将整个银行作为n / c。请访问以下AR，了解未使用的I / O bank VCCO连接 http://www.xilinx.com/support/answers/11906.html -------------------------------------------------- -- ...
回答了问题 2020-3-18 07:59

是否有可能不为7系列FPGA上的HP/HR库供电？

ftdtwerwd

嗨，是的，如果您不需要，可以将整个银行作为n / c。请访问以下AR，了解未使用的I / O bank VCCO连接 http://www.xilinx.com/support/answers/11906.html -------------------------------------------------- -- ...
回答了问题 2020-3-17 10:05

HW协同仿真错误

mczlk

嗨，这是ISIM HW CO-SIM还是Sysgen HW CO-SIM？请查看以下链接，了解可能的原因和解决方法，有点旧，但我认为概念保持不变 http://www.xilinx.com/support/answers/13206.htm 如果它没有帮助上传您的测试项目进行 ...
回答了问题 2020-3-17 08:26

是否可以将LVDS_25输出直接连接到Virtex7 FPGA中的Vcco 1.8V HP组？

cauzhxj

嗨，对于输出我认为你可以直接连接，输入按照链接 http://www.xilinx.com/support/answers/41408.htm http://www.xilinx.com/support/answers/43989.htm 希望这可以帮助问候， Vanitha -------------------------- ...
回答了问题 2020-3-16 10:00

是否有评估板的外部时钟分频器而不是使用DCM或PLL？

zhuo85

嗨，请检查以下讨论，希望得到帮助 http://forums.xilinx.com/t5/General-Technical-Discussion/Any-IC-that-can-generate-ALL-frequencies-down-to-1-kHz/m-p/488030#M19304 http://forums.xilinx.com/t5/New- ...
回答了问题 2020-3-13 10:23

pad文件不同于ucf文件：ddr2映射问题

HengDu

嗨，看起来您的设计只有MIG，您是在运行独立的示例设计还是在自己的顶级文件中实例化它？生成MIG后，您将在example_design / par文件夹中看到create_ise.bat文件，请在ISE命令提示符下运行它，您将在同一文件夹中 ...
回答了问题 2020-3-13 10:03

怎么选择FPGA器件到我的项目？

doublelove

嗨，这取决于您计划的接口，您需要多少IO引脚，您需要多少逻辑。请访问以下链接获取一般信息 http://www.pentek.com/tutorials/15_2/fpga.cfm 这是选择指南 http://www.xilinx.com/publications/matrix/Product_Se ...
回答了问题 2020-3-13 10:00

pad文件不同于ucf文件：ddr2映射问题

HengDu

嗨，看起来您的设计只有MIG，您是在运行独立的示例设计还是在自己的顶级文件中实例化它？生成MIG后，您将在example_design / par文件夹中看到create_ise.bat文件，请在ISE命令提示符下运行它，您将在同一文件夹中 ...
回答了问题 2020-3-10 10:22

在ISE 14.7中，使用dbus_move_error处理映射失败

欧阳大大

嗨，我认为Fedora不支持ISE操作系统，请在此查看支持的操作系统列表，如果可能，请查看Xilinx支持的操作系统，如果错误再现，请提供设计详细信息。但请检查以下链接是否有帮助 http://www.xilinx.com/support/answ ...

1 ...上一页 7 8 9 101112 13 14 15 ... 28 / 28 页下一页

ta 的专栏

关注

粉丝

关闭

站长推荐 /6

返回顶部

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航